/* SPDX-License-Identifier: GPL-2.0 */ #ifndef _LINUX_INCLUDE_MFD_IMX25_TSADC_H_ #define _LINUX_INCLUDE_MFD_IMX25_TSADC_H_ struct regmap; struct clk; struct mx25_tsadc { … }; #define MX25_TSC_TGCR … #define MX25_TSC_TGSR … #define MX25_TSC_TICR … /* The same register layout for TC and GC queue */ #define MX25_ADCQ_FIFO … #define MX25_ADCQ_CR … #define MX25_ADCQ_SR … #define MX25_ADCQ_MR … #define MX25_ADCQ_ITEM_7_0 … #define MX25_ADCQ_ITEM_15_8 … #define MX25_ADCQ_CFG(n) … #define MX25_ADCQ_MR_MASK … /* TGCR */ #define MX25_TGCR_PDBTIME(x) … #define MX25_TGCR_PDBTIME_MASK … #define MX25_TGCR_PDBEN … #define MX25_TGCR_PDEN … #define MX25_TGCR_ADCCLKCFG(x) … #define MX25_TGCR_GET_ADCCLK(x) … #define MX25_TGCR_INTREFEN … #define MX25_TGCR_POWERMODE_MASK … #define MX25_TGCR_POWERMODE_SAVE … #define MX25_TGCR_POWERMODE_ON … #define MX25_TGCR_STLC … #define MX25_TGCR_SLPC … #define MX25_TGCR_FUNC_RST … #define MX25_TGCR_TSC_RST … #define MX25_TGCR_CLK_EN … /* TGSR */ #define MX25_TGSR_SLP_INT … #define MX25_TGSR_GCQ_INT … #define MX25_TGSR_TCQ_INT … /* ADCQ_ITEM_* */ #define _MX25_ADCQ_ITEM(item, x) … #define MX25_ADCQ_ITEM(item, x) … /* ADCQ_FIFO (TCQFIFO and GCQFIFO) */ #define MX25_ADCQ_FIFO_DATA(x) … #define MX25_ADCQ_FIFO_ID(x) … /* ADCQ_CR (TCQR and GCQR) */ #define MX25_ADCQ_CR_PDCFG_LEVEL … #define MX25_ADCQ_CR_PDMSK … #define MX25_ADCQ_CR_FRST … #define MX25_ADCQ_CR_QRST … #define MX25_ADCQ_CR_RWAIT_MASK … #define MX25_ADCQ_CR_RWAIT(x) … #define MX25_ADCQ_CR_WMRK_MASK … #define MX25_ADCQ_CR_WMRK(x) … #define MX25_ADCQ_CR_LITEMID_MASK … #define MX25_ADCQ_CR_LITEMID(x) … #define MX25_ADCQ_CR_RPT … #define MX25_ADCQ_CR_FQS … #define MX25_ADCQ_CR_QSM_MASK … #define MX25_ADCQ_CR_QSM_PD … #define MX25_ADCQ_CR_QSM_FQS … #define MX25_ADCQ_CR_QSM_FQS_PD … /* ADCQ_SR (TCQSR and GCQSR) */ #define MX25_ADCQ_SR_FDRY … #define MX25_ADCQ_SR_FULL … #define MX25_ADCQ_SR_EMPT … #define MX25_ADCQ_SR_FDN(x) … #define MX25_ADCQ_SR_FRR … #define MX25_ADCQ_SR_FUR … #define MX25_ADCQ_SR_FOR … #define MX25_ADCQ_SR_EOQ … #define MX25_ADCQ_SR_PD … /* ADCQ_MR (TCQMR and GCQMR) */ #define MX25_ADCQ_MR_FDRY_DMA … #define MX25_ADCQ_MR_FER_DMA … #define MX25_ADCQ_MR_FUR_DMA … #define MX25_ADCQ_MR_FOR_DMA … #define MX25_ADCQ_MR_EOQ_DMA … #define MX25_ADCQ_MR_PD_DMA … #define MX25_ADCQ_MR_FDRY_IRQ … #define MX25_ADCQ_MR_FER_IRQ … #define MX25_ADCQ_MR_FUR_IRQ … #define MX25_ADCQ_MR_FOR_IRQ … #define MX25_ADCQ_MR_EOQ_IRQ … #define MX25_ADCQ_MR_PD_IRQ … /* ADCQ_CFG (TICR, TCC0-7,GCC0-7) */ #define MX25_ADCQ_CFG_SETTLING_TIME(x) … #define MX25_ADCQ_CFG_IGS … #define MX25_ADCQ_CFG_NOS_MASK … #define MX25_ADCQ_CFG_NOS(x) … #define MX25_ADCQ_CFG_WIPER … #define MX25_ADCQ_CFG_YNLR … #define MX25_ADCQ_CFG_YPLL_HIGH … #define MX25_ADCQ_CFG_YPLL_OFF … #define MX25_ADCQ_CFG_YPLL_LOW … #define MX25_ADCQ_CFG_XNUR_HIGH … #define MX25_ADCQ_CFG_XNUR_OFF … #define MX25_ADCQ_CFG_XNUR_LOW … #define MX25_ADCQ_CFG_XPUL_HIGH … #define MX25_ADCQ_CFG_XPUL_OFF … #define MX25_ADCQ_CFG_REFP(sel) … #define MX25_ADCQ_CFG_REFP_YP … #define MX25_ADCQ_CFG_REFP_XP … #define MX25_ADCQ_CFG_REFP_EXT … #define MX25_ADCQ_CFG_REFP_INT … #define MX25_ADCQ_CFG_REFP_MASK … #define MX25_ADCQ_CFG_IN(sel) … #define MX25_ADCQ_CFG_IN_XP … #define MX25_ADCQ_CFG_IN_YP … #define MX25_ADCQ_CFG_IN_XN … #define MX25_ADCQ_CFG_IN_YN … #define MX25_ADCQ_CFG_IN_WIPER … #define MX25_ADCQ_CFG_IN_AUX0 … #define MX25_ADCQ_CFG_IN_AUX1 … #define MX25_ADCQ_CFG_IN_AUX2 … #define MX25_ADCQ_CFG_REFN(sel) … #define MX25_ADCQ_CFG_REFN_XN … #define MX25_ADCQ_CFG_REFN_YN … #define MX25_ADCQ_CFG_REFN_NGND … #define MX25_ADCQ_CFG_REFN_NGND2 … #define MX25_ADCQ_CFG_REFN_MASK … #define MX25_ADCQ_CFG_PENIACK … #endif /* _LINUX_INCLUDE_MFD_IMX25_TSADC_H_ */
Codebase Browser
linux