/* SPDX-License-Identifier: GPL-2.0 */ /* * Header file for Intel Merrifield Basin Cove PMIC * * Copyright (C) 2019 Intel Corporation. All rights reserved. */ #ifndef __INTEL_SOC_PMIC_MRFLD_H__ #define __INTEL_SOC_PMIC_MRFLD_H__ #include <linux/bits.h> #define BCOVE_ID … #define BCOVE_ID_MINREV0 … #define BCOVE_ID_MAJREV0 … #define BCOVE_ID_VENDID0 … #define BCOVE_MINOR(x) … #define BCOVE_MAJOR(x) … #define BCOVE_VENDOR(x) … #define BCOVE_IRQLVL1 … #define BCOVE_PBIRQ … #define BCOVE_TMUIRQ … #define BCOVE_THRMIRQ … #define BCOVE_BCUIRQ … #define BCOVE_ADCIRQ … #define BCOVE_CHGRIRQ0 … #define BCOVE_CHGRIRQ1 … #define BCOVE_GPIOIRQ … #define BCOVE_CRITIRQ … #define BCOVE_MIRQLVL1 … #define BCOVE_MPBIRQ … #define BCOVE_MTMUIRQ … #define BCOVE_MTHRMIRQ … #define BCOVE_MBCUIRQ … #define BCOVE_MADCIRQ … #define BCOVE_MCHGRIRQ0 … #define BCOVE_MCHGRIRQ1 … #define BCOVE_MGPIOIRQ … #define BCOVE_MCRITIRQ … #define BCOVE_SCHGRIRQ0 … #define BCOVE_SCHGRIRQ1 … /* Level 1 IRQs */ #define BCOVE_LVL1_PWRBTN … #define BCOVE_LVL1_TMU … #define BCOVE_LVL1_THRM … #define BCOVE_LVL1_BCU … #define BCOVE_LVL1_ADC … #define BCOVE_LVL1_CHGR … #define BCOVE_LVL1_GPIO … #define BCOVE_LVL1_CRIT … /* Level 2 IRQs: power button */ #define BCOVE_PBIRQ_PBTN … #define BCOVE_PBIRQ_UBTN … /* Level 2 IRQs: ADC */ #define BCOVE_ADCIRQ_BATTEMP … #define BCOVE_ADCIRQ_SYSTEMP … #define BCOVE_ADCIRQ_BATTID … #define BCOVE_ADCIRQ_VIBATT … #define BCOVE_ADCIRQ_CCTICK … /* Level 2 IRQs: charger */ #define BCOVE_CHGRIRQ_BAT0ALRT … #define BCOVE_CHGRIRQ_BAT1ALRT … #define BCOVE_CHGRIRQ_BATCRIT … #define BCOVE_CHGRIRQ_VBUSDET … #define BCOVE_CHGRIRQ_DCDET … #define BCOVE_CHGRIRQ_BATTDET … #define BCOVE_CHGRIRQ_USBIDDET … #endif /* __INTEL_SOC_PMIC_MRFLD_H__ */
Codebase Browser
linux