/* SPDX-License-Identifier: GPL-2.0 */ /* dp83640_reg.h * Generated by regen.tcl on Thu Feb 17 10:02:48 AM CET 2011 */ #ifndef HAVE_DP83640_REGISTERS #define HAVE_DP83640_REGISTERS /* #define PAGE0 0x0000 */ #define PHYCR2 … #define PAGE4 … #define PTP_CTL … #define PTP_TDR … #define PTP_STS … #define PTP_TSTS … #define PTP_RATEL … #define PTP_RATEH … #define PTP_RDCKSUM … #define PTP_WRCKSUM … #define PTP_TXTS … #define PTP_RXTS … #define PTP_ESTS … #define PTP_EDATA … #define PAGE5 … #define PTP_TRIG … #define PTP_EVNT … #define PTP_TXCFG0 … #define PTP_TXCFG1 … #define PSF_CFG0 … #define PTP_RXCFG0 … #define PTP_RXCFG1 … #define PTP_RXCFG2 … #define PTP_RXCFG3 … #define PTP_RXCFG4 … #define PTP_TRDL … #define PTP_TRDH … #define PAGE6 … #define PTP_COC … #define PSF_CFG1 … #define PSF_CFG2 … #define PSF_CFG3 … #define PSF_CFG4 … #define PTP_SFDCFG … #define PTP_INTCTL … #define PTP_CLKSRC … #define PTP_ETR … #define PTP_OFF … #define PTP_GPIOMON … #define PTP_RXHASH … /* Bit definitions for the PHYCR2 register */ #define BC_WRITE … /* Bit definitions for the PTP_CTL register */ #define TRIG_SEL_SHIFT … #define TRIG_SEL_MASK … #define TRIG_DIS … #define TRIG_EN … #define TRIG_READ … #define TRIG_LOAD … #define PTP_RD_CLK … #define PTP_LOAD_CLK … #define PTP_STEP_CLK … #define PTP_ENABLE … #define PTP_DISABLE … #define PTP_RESET … /* Bit definitions for the PTP_STS register */ #define TXTS_RDY … #define RXTS_RDY … #define TRIG_DONE … #define EVENT_RDY … #define TXTS_IE … #define RXTS_IE … #define TRIG_IE … #define EVENT_IE … /* Bit definitions for the PTP_TSTS register */ #define TRIG7_ERROR … #define TRIG7_ACTIVE … #define TRIG6_ERROR … #define TRIG6_ACTIVE … #define TRIG5_ERROR … #define TRIG5_ACTIVE … #define TRIG4_ERROR … #define TRIG4_ACTIVE … #define TRIG3_ERROR … #define TRIG3_ACTIVE … #define TRIG2_ERROR … #define TRIG2_ACTIVE … #define TRIG1_ERROR … #define TRIG1_ACTIVE … #define TRIG0_ERROR … #define TRIG0_ACTIVE … /* Bit definitions for the PTP_RATEH register */ #define PTP_RATE_DIR … #define PTP_TMP_RATE … #define PTP_RATE_HI_SHIFT … #define PTP_RATE_HI_MASK … /* Bit definitions for the PTP_ESTS register */ #define EVNTS_MISSED_SHIFT … #define EVNTS_MISSED_MASK … #define EVNT_TS_LEN_SHIFT … #define EVNT_TS_LEN_MASK … #define EVNT_RF … #define EVNT_NUM_SHIFT … #define EVNT_NUM_MASK … #define MULT_EVNT … #define EVENT_DET … /* Bit definitions for the PTP_EDATA register */ #define E7_RISE … #define E7_DET … #define E6_RISE … #define E6_DET … #define E5_RISE … #define E5_DET … #define E4_RISE … #define E4_DET … #define E3_RISE … #define E3_DET … #define E2_RISE … #define E2_DET … #define E1_RISE … #define E1_DET … #define E0_RISE … #define E0_DET … /* Bit definitions for the PTP_TRIG register */ #define TRIG_PULSE … #define TRIG_PER … #define TRIG_IF_LATE … #define TRIG_NOTIFY … #define TRIG_GPIO_SHIFT … #define TRIG_GPIO_MASK … #define TRIG_TOGGLE … #define TRIG_CSEL_SHIFT … #define TRIG_CSEL_MASK … #define TRIG_WR … /* Bit definitions for the PTP_EVNT register */ #define EVNT_RISE … #define EVNT_FALL … #define EVNT_SINGLE … #define EVNT_GPIO_SHIFT … #define EVNT_GPIO_MASK … #define EVNT_SEL_SHIFT … #define EVNT_SEL_MASK … #define EVNT_WR … /* Bit definitions for the PTP_TXCFG0 register */ #define SYNC_1STEP … #define DR_INSERT … #define NTP_TS_EN … #define IGNORE_2STEP … #define CRC_1STEP … #define CHK_1STEP … #define IP1588_EN … #define TX_L2_EN … #define TX_IPV6_EN … #define TX_IPV4_EN … #define TX_PTP_VER_SHIFT … #define TX_PTP_VER_MASK … #define TX_TS_EN … /* Bit definitions for the PTP_TXCFG1 register */ #define BYTE0_MASK_SHIFT … #define BYTE0_MASK_MASK … #define BYTE0_DATA_SHIFT … #define BYTE0_DATA_MASK … /* Bit definitions for the PSF_CFG0 register */ #define MAC_SRC_ADD_SHIFT … #define MAC_SRC_ADD_MASK … #define MIN_PRE_SHIFT … #define MIN_PRE_MASK … #define PSF_ENDIAN … #define PSF_IPV4 … #define PSF_PCF_RD … #define PSF_ERR_EN … #define PSF_TXTS_EN … #define PSF_RXTS_EN … #define PSF_TRIG_EN … #define PSF_EVNT_EN … /* Bit definitions for the PTP_RXCFG0 register */ #define DOMAIN_EN … #define ALT_MAST_DIS … #define USER_IP_SEL … #define USER_IP_EN … #define RX_SLAVE … #define IP1588_EN_SHIFT … #define IP1588_EN_MASK … #define RX_L2_EN … #define RX_IPV6_EN … #define RX_IPV4_EN … #define RX_PTP_VER_SHIFT … #define RX_PTP_VER_MASK … #define RX_TS_EN … /* Bit definitions for the PTP_RXCFG1 register */ #define BYTE0_MASK_SHIFT … #define BYTE0_MASK_MASK … #define BYTE0_DATA_SHIFT … #define BYTE0_DATA_MASK … /* Bit definitions for the PTP_RXCFG3 register */ #define TS_MIN_IFG_SHIFT … #define TS_MIN_IFG_MASK … #define ACC_UDP … #define ACC_CRC … #define TS_APPEND … #define TS_INSERT … #define PTP_DOMAIN_SHIFT … #define PTP_DOMAIN_MASK … /* Bit definitions for the PTP_RXCFG4 register */ #define IPV4_UDP_MOD … #define TS_SEC_EN … #define TS_SEC_LEN_SHIFT … #define TS_SEC_LEN_MASK … #define RXTS_NS_OFF_SHIFT … #define RXTS_NS_OFF_MASK … #define RXTS_SEC_OFF_SHIFT … #define RXTS_SEC_OFF_MASK … /* Bit definitions for the PTP_COC register */ #define PTP_CLKOUT_EN … #define PTP_CLKOUT_SEL … #define PTP_CLKOUT_SPEEDSEL … #define PTP_CLKDIV_SHIFT … #define PTP_CLKDIV_MASK … /* Bit definitions for the PSF_CFG1 register */ #define PTPRESERVED_SHIFT … #define PTPRESERVED_MASK … #define VERSIONPTP_SHIFT … #define VERSIONPTP_MASK … #define TRANSPORT_SPECIFIC_SHIFT … #define TRANSPORT_SPECIFIC_MASK … #define MESSAGETYPE_SHIFT … #define MESSAGETYPE_MASK … /* Bit definitions for the PTP_SFDCFG register */ #define TX_SFD_GPIO_SHIFT … #define TX_SFD_GPIO_MASK … #define RX_SFD_GPIO_SHIFT … #define RX_SFD_GPIO_MASK … /* Bit definitions for the PTP_INTCTL register */ #define PTP_INT_GPIO_SHIFT … #define PTP_INT_GPIO_MASK … /* Bit definitions for the PTP_CLKSRC register */ #define CLK_SRC_SHIFT … #define CLK_SRC_MASK … #define CLK_SRC_PER_SHIFT … #define CLK_SRC_PER_MASK … /* Bit definitions for the PTP_OFF register */ #define PTP_OFFSET_SHIFT … #define PTP_OFFSET_MASK … #endif
Codebase Browser
linux