#ifndef __XGENE_ENET_SGMAC_H__
#define __XGENE_ENET_SGMAC_H__
#define PHY_ADDR(src) …
#define REG_ADDR(src) …
#define PHY_CONTROL(src) …
#define LINK_SPEED(src) …
#define INT_PHY_ADDR …
#define SGMII_TBI_CONTROL_ADDR …
#define SGMII_CONTROL_ADDR …
#define SGMII_STATUS_ADDR …
#define SGMII_BASE_PAGE_ABILITY_ADDR …
#define AUTO_NEG_COMPLETE …
#define LINK_STATUS …
#define LINK_UP …
#define MPA_IDLE_WITH_QMI_EMPTY …
#define SG_RX_DV_GATE_REG_0_ADDR …
#define SGMII_EN …
enum xgene_phy_speed { … };
extern const struct xgene_mac_ops xgene_sgmac_ops;
extern const struct xgene_port_ops xgene_sgport_ops;
#endif