/* SPDX-License-Identifier: GPL-2.0-or-later */ /* * Copyright (C) 2003 - 2009 NetXen, Inc. * Copyright (C) 2009 - QLogic Corporation. * All rights reserved. */ #ifndef __NETXEN_NIC_HDR_H_ #define __NETXEN_NIC_HDR_H_ #include <linux/kernel.h> #include <linux/types.h> /* * The basic unit of access when reading/writing control registers. */ netxen_crbword_t; /* single word in CRB space */ enum { … }; /* Hub 0 */ enum { … }; /* Hub 1 */ enum { … }; /* Hub 2 */ enum { … }; /* Hub 3 */ enum { … }; /* Hub 4 */ enum { … }; /* Hub 5 */ enum { … }; /* Hub 6 */ enum { … }; /* Floaters - non existent modules */ #define NETXEN_HW_EFC_RPMX0_CRB_AGT_ADR … /* This field defines PCI/X adr [25:20] of agents on the CRB */ enum { … }; /* This field defines CRB adr [31:20] of the agents */ #define NETXEN_HW_CRB_HUB_AGT_ADR_MN … #define NETXEN_HW_CRB_HUB_AGT_ADR_PH … #define NETXEN_HW_CRB_HUB_AGT_ADR_MS … #define NETXEN_HW_CRB_HUB_AGT_ADR_PS … #define NETXEN_HW_CRB_HUB_AGT_ADR_SS … #define NETXEN_HW_CRB_HUB_AGT_ADR_RPMX3 … #define NETXEN_HW_CRB_HUB_AGT_ADR_QMS … #define NETXEN_HW_CRB_HUB_AGT_ADR_SQS0 … #define NETXEN_HW_CRB_HUB_AGT_ADR_SQS1 … #define NETXEN_HW_CRB_HUB_AGT_ADR_SQS2 … #define NETXEN_HW_CRB_HUB_AGT_ADR_SQS3 … #define NETXEN_HW_CRB_HUB_AGT_ADR_C2C0 … #define NETXEN_HW_CRB_HUB_AGT_ADR_C2C1 … #define NETXEN_HW_CRB_HUB_AGT_ADR_RPMX2 … #define NETXEN_HW_CRB_HUB_AGT_ADR_RPMX4 … #define NETXEN_HW_CRB_HUB_AGT_ADR_RPMX7 … #define NETXEN_HW_CRB_HUB_AGT_ADR_RPMX9 … #define NETXEN_HW_CRB_HUB_AGT_ADR_SMB … #define NETXEN_HW_CRB_HUB_AGT_ADR_NIU … #define NETXEN_HW_CRB_HUB_AGT_ADR_I2C0 … #define NETXEN_HW_CRB_HUB_AGT_ADR_I2C1 … #define NETXEN_HW_CRB_HUB_AGT_ADR_SRE … #define NETXEN_HW_CRB_HUB_AGT_ADR_EG … #define NETXEN_HW_CRB_HUB_AGT_ADR_RPMX0 … #define NETXEN_HW_CRB_HUB_AGT_ADR_QMN … #define NETXEN_HW_CRB_HUB_AGT_ADR_SQN0 … #define NETXEN_HW_CRB_HUB_AGT_ADR_SQN1 … #define NETXEN_HW_CRB_HUB_AGT_ADR_SQN2 … #define NETXEN_HW_CRB_HUB_AGT_ADR_SQN3 … #define NETXEN_HW_CRB_HUB_AGT_ADR_RPMX1 … #define NETXEN_HW_CRB_HUB_AGT_ADR_RPMX5 … #define NETXEN_HW_CRB_HUB_AGT_ADR_RPMX6 … #define NETXEN_HW_CRB_HUB_AGT_ADR_RPMX8 … #define NETXEN_HW_CRB_HUB_AGT_ADR_CAS0 … #define NETXEN_HW_CRB_HUB_AGT_ADR_CAS1 … #define NETXEN_HW_CRB_HUB_AGT_ADR_CAS2 … #define NETXEN_HW_CRB_HUB_AGT_ADR_CAS3 … #define NETXEN_HW_CRB_HUB_AGT_ADR_PGNI … #define NETXEN_HW_CRB_HUB_AGT_ADR_PGND … #define NETXEN_HW_CRB_HUB_AGT_ADR_PGN0 … #define NETXEN_HW_CRB_HUB_AGT_ADR_PGN1 … #define NETXEN_HW_CRB_HUB_AGT_ADR_PGN2 … #define NETXEN_HW_CRB_HUB_AGT_ADR_PGN3 … #define NETXEN_HW_CRB_HUB_AGT_ADR_PGN4 … #define NETXEN_HW_CRB_HUB_AGT_ADR_PGNC … #define NETXEN_HW_CRB_HUB_AGT_ADR_PGR0 … #define NETXEN_HW_CRB_HUB_AGT_ADR_PGR1 … #define NETXEN_HW_CRB_HUB_AGT_ADR_PGR2 … #define NETXEN_HW_CRB_HUB_AGT_ADR_PGR3 … #define NETXEN_HW_CRB_HUB_AGT_ADR_PGSI … #define NETXEN_HW_CRB_HUB_AGT_ADR_PGSD … #define NETXEN_HW_CRB_HUB_AGT_ADR_PGS0 … #define NETXEN_HW_CRB_HUB_AGT_ADR_PGS1 … #define NETXEN_HW_CRB_HUB_AGT_ADR_PGS2 … #define NETXEN_HW_CRB_HUB_AGT_ADR_PGS3 … #define NETXEN_HW_CRB_HUB_AGT_ADR_PGSC … #define NETXEN_HW_CRB_HUB_AGT_ADR_CAM … #define NETXEN_HW_CRB_HUB_AGT_ADR_TIMR … #define NETXEN_HW_CRB_HUB_AGT_ADR_XDMA … #define NETXEN_HW_CRB_HUB_AGT_ADR_SN … #define NETXEN_HW_CRB_HUB_AGT_ADR_I2Q … #define NETXEN_HW_CRB_HUB_AGT_ADR_ROMUSB … #define NETXEN_HW_CRB_HUB_AGT_ADR_OCM0 … #define NETXEN_HW_CRB_HUB_AGT_ADR_OCM1 … #define NETXEN_HW_CRB_HUB_AGT_ADR_LPC … #define NETXEN_SRE_MISC … #define NETXEN_SRE_INT_STATUS … #define NETXEN_SRE_PBI_ACTIVE_STATUS … #define NETXEN_SRE_L1RE_CTL … #define NETXEN_SRE_L2RE_CTL … #define NETXEN_SRE_BUF_CTL … #define NETXEN_DMA_BASE(U) … #define NETXEN_DMA_COMMAND(U) … #define NETXEN_I2Q_CLR_PCI_HI … #define PEG_NETWORK_BASE(N) … #define CRB_REG_EX_PC … #define ROMUSB_GLB … #define ROMUSB_ROM … #define NETXEN_ROMUSB_GLB_STATUS … #define NETXEN_ROMUSB_GLB_SW_RESET … #define NETXEN_ROMUSB_GLB_PAD_GPIO_I … #define NETXEN_ROMUSB_GLB_CAS_RST … #define NETXEN_ROMUSB_GLB_TEST_MUX_SEL … #define NETXEN_ROMUSB_GLB_PEGTUNE_DONE … #define NETXEN_ROMUSB_GLB_CHIP_CLK_CTRL … #define NETXEN_ROMUSB_GPIO(n) … #define NETXEN_ROMUSB_ROM_INSTR_OPCODE … #define NETXEN_ROMUSB_ROM_ADDRESS … #define NETXEN_ROMUSB_ROM_WDATA … #define NETXEN_ROMUSB_ROM_ABYTE_CNT … #define NETXEN_ROMUSB_ROM_DUMMY_BYTE_CNT … #define NETXEN_ROMUSB_ROM_RDATA … /* Lock IDs for ROM lock */ #define ROM_LOCK_DRIVER … /****************************************************************************** * * Definitions specific to M25P flash * ******************************************************************************* * Instructions */ #define M25P_INSTR_WREN … #define M25P_INSTR_WRDI … #define M25P_INSTR_RDID … #define M25P_INSTR_RDSR … #define M25P_INSTR_WRSR … #define M25P_INSTR_READ … #define M25P_INSTR_FAST_READ … #define M25P_INSTR_PP … #define M25P_INSTR_SE … #define M25P_INSTR_BE … #define M25P_INSTR_DP … #define M25P_INSTR_RES … /* all are 1MB windows */ #define NETXEN_PCI_CRB_WINDOWSIZE … #define NETXEN_PCI_CRB_WINDOW(A) … #define NETXEN_CRB_NIU … #define NETXEN_CRB_SRE … #define NETXEN_CRB_ROMUSB … #define NETXEN_CRB_I2Q … #define NETXEN_CRB_I2C0 … #define NETXEN_CRB_SMB … #define NETXEN_CRB_MAX … #define NETXEN_CRB_PCIX_HOST … #define NETXEN_CRB_PCIX_HOST2 … #define NETXEN_CRB_PEG_NET_0 … #define NETXEN_CRB_PEG_NET_1 … #define NETXEN_CRB_PEG_NET_2 … #define NETXEN_CRB_PEG_NET_3 … #define NETXEN_CRB_PEG_NET_4 … #define NETXEN_CRB_PEG_NET_D … #define NETXEN_CRB_PEG_NET_I … #define NETXEN_CRB_DDR_NET … #define NETXEN_CRB_QDR_NET … #define NETXEN_CRB_PCIX_MD … #define NETXEN_CRB_PCIE … #define ISR_INT_VECTOR … #define ISR_INT_MASK … #define ISR_INT_MASK_SLOW … #define ISR_INT_TARGET_STATUS … #define ISR_INT_TARGET_MASK … #define ISR_INT_TARGET_STATUS_F1 … #define ISR_INT_TARGET_MASK_F1 … #define ISR_INT_TARGET_STATUS_F2 … #define ISR_INT_TARGET_MASK_F2 … #define ISR_INT_TARGET_STATUS_F3 … #define ISR_INT_TARGET_MASK_F3 … #define ISR_INT_TARGET_STATUS_F4 … #define ISR_INT_TARGET_MASK_F4 … #define ISR_INT_TARGET_STATUS_F5 … #define ISR_INT_TARGET_MASK_F5 … #define ISR_INT_TARGET_STATUS_F6 … #define ISR_INT_TARGET_MASK_F6 … #define ISR_INT_TARGET_STATUS_F7 … #define ISR_INT_TARGET_MASK_F7 … #define NETXEN_PCI_MAPSIZE … #define NETXEN_PCI_DDR_NET … #define NETXEN_PCI_QDR_NET … #define NETXEN_PCI_DIRECT_CRB … #define NETXEN_PCI_CAMQM … #define NETXEN_PCI_CAMQM_MAX … #define NETXEN_PCI_OCM0 … #define NETXEN_PCI_OCM0_MAX … #define NETXEN_PCI_OCM1 … #define NETXEN_PCI_OCM1_MAX … #define NETXEN_PCI_CRBSPACE … #define NETXEN_PCI_128MB_SIZE … #define NETXEN_PCI_32MB_SIZE … #define NETXEN_PCI_2MB_SIZE … #define NETXEN_PCI_MN_2M … #define NETXEN_PCI_MS_2M … #define NETXEN_PCI_OCM0_2M … #define NETXEN_PCI_CAMQM_2M_BASE … #define NETXEN_PCI_CAMQM_2M_END … #define NETXEN_CRB_CAM … #define NETXEN_ADDR_DDR_NET … #define NETXEN_ADDR_DDR_NET_MAX … #define NETXEN_ADDR_OCM0 … #define NETXEN_ADDR_OCM0_MAX … #define NETXEN_ADDR_OCM1 … #define NETXEN_ADDR_OCM1_MAX … #define NETXEN_ADDR_QDR_NET … #define NETXEN_ADDR_QDR_NET_MAX_P2 … #define NETXEN_ADDR_QDR_NET_MAX_P3 … /* * Register offsets for MN */ #define NETXEN_MIU_CONTROL … #define NETXEN_MIU_MN_CONTROL … /* 200ms delay in each loop */ #define NETXEN_NIU_PHY_WAITLEN … /* 10 seconds before we give up */ #define NETXEN_NIU_PHY_WAITMAX … #define NETXEN_NIU_MAX_GBE_PORTS … #define NETXEN_NIU_MAX_XG_PORTS … #define NETXEN_NIU_MODE … #define NETXEN_NIU_XG_SINGLE_TERM … #define NETXEN_NIU_XG_DRIVE_HI … #define NETXEN_NIU_XG_DRIVE_LO … #define NETXEN_NIU_XG_DTX … #define NETXEN_NIU_XG_DEQ … #define NETXEN_NIU_XG_WORD_ALIGN … #define NETXEN_NIU_XG_RESET … #define NETXEN_NIU_XG_POWER_DOWN … #define NETXEN_NIU_XG_RESET_PLL … #define NETXEN_NIU_XG_SERDES_LOOPBACK … #define NETXEN_NIU_XG_DO_BYTE_ALIGN … #define NETXEN_NIU_XG_TX_ENABLE … #define NETXEN_NIU_XG_RX_ENABLE … #define NETXEN_NIU_XG_STATUS … #define NETXEN_NIU_XG_PAUSE_THRESHOLD … #define NETXEN_NIU_INT_MASK … #define NETXEN_NIU_ACTIVE_INT … #define NETXEN_NIU_MASKABLE_INT … #define NETXEN_NIU_STRAP_VALUE_SAVE_HIGHER … #define NETXEN_NIU_GB_SERDES_RESET … #define NETXEN_NIU_GB0_GMII_MODE … #define NETXEN_NIU_GB0_MII_MODE … #define NETXEN_NIU_GB1_GMII_MODE … #define NETXEN_NIU_GB1_MII_MODE … #define NETXEN_NIU_GB2_GMII_MODE … #define NETXEN_NIU_GB2_MII_MODE … #define NETXEN_NIU_GB3_GMII_MODE … #define NETXEN_NIU_GB3_MII_MODE … #define NETXEN_NIU_REMOTE_LOOPBACK … #define NETXEN_NIU_GB0_HALF_DUPLEX … #define NETXEN_NIU_GB1_HALF_DUPLEX … #define NETXEN_NIU_RESET_SYS_FIFOS … #define NETXEN_NIU_GB_CRC_DROP … #define NETXEN_NIU_GB_DROP_WRONGADDR … #define NETXEN_NIU_TEST_MUX_CTL … #define NETXEN_NIU_XG_PAUSE_CTL … #define NETXEN_NIU_XG_PAUSE_LEVEL … #define NETXEN_NIU_FRAME_COUNT_SELECT … #define NETXEN_NIU_FRAME_COUNT … #define NETXEN_NIU_XG_SEL … #define NETXEN_NIU_GB_PAUSE_CTL … #define NETXEN_NIU_FULL_LEVEL_XG … #define NETXEN_NIU_XG1_RESET … #define NETXEN_NIU_XG1_POWER_DOWN … #define NETXEN_NIU_XG1_RESET_PLL … #define NETXEN_MAC_ADDR_CNTL_REG … #define NETXEN_MULTICAST_ADDR_HI_0 … #define NETXEN_MULTICAST_ADDR_HI_1 … #define NETXEN_MULTICAST_ADDR_HI_2 … #define NETXEN_MULTICAST_ADDR_HI_3 … #define NETXEN_UNICAST_ADDR_BASE … #define NETXEN_MULTICAST_ADDR_BASE … #define NETXEN_NIU_GB_MAC_CONFIG_0(I) … #define NETXEN_NIU_GB_MAC_CONFIG_1(I) … #define NETXEN_NIU_GB_MAC_IPG_IFG(I) … #define NETXEN_NIU_GB_HALF_DUPLEX_CTRL(I) … #define NETXEN_NIU_GB_MAX_FRAME_SIZE(I) … #define NETXEN_NIU_GB_TEST_REG(I) … #define NETXEN_NIU_GB_MII_MGMT_CONFIG(I) … #define NETXEN_NIU_GB_MII_MGMT_COMMAND(I) … #define NETXEN_NIU_GB_MII_MGMT_ADDR(I) … #define NETXEN_NIU_GB_MII_MGMT_CTRL(I) … #define NETXEN_NIU_GB_MII_MGMT_STATUS(I) … #define NETXEN_NIU_GB_MII_MGMT_INDICATE(I) … #define NETXEN_NIU_GB_INTERFACE_CTRL(I) … #define NETXEN_NIU_GB_INTERFACE_STATUS(I) … #define NETXEN_NIU_GB_STATION_ADDR_0(I) … #define NETXEN_NIU_GB_STATION_ADDR_1(I) … #define NETXEN_NIU_XGE_CONFIG_0 … #define NETXEN_NIU_XGE_CONFIG_1 … #define NETXEN_NIU_XGE_IPG … #define NETXEN_NIU_XGE_STATION_ADDR_0_HI … #define NETXEN_NIU_XGE_STATION_ADDR_0_1 … #define NETXEN_NIU_XGE_STATION_ADDR_1_LO … #define NETXEN_NIU_XGE_STATUS … #define NETXEN_NIU_XGE_MAX_FRAME_SIZE … #define NETXEN_NIU_XGE_PAUSE_FRAME_VALUE … #define NETXEN_NIU_XGE_TX_BYTE_CNT … #define NETXEN_NIU_XGE_TX_FRAME_CNT … #define NETXEN_NIU_XGE_RX_BYTE_CNT … #define NETXEN_NIU_XGE_RX_FRAME_CNT … #define NETXEN_NIU_XGE_AGGR_ERROR_CNT … #define NETXEN_NIU_XGE_MULTICAST_FRAME_CNT … #define NETXEN_NIU_XGE_UNICAST_FRAME_CNT … #define NETXEN_NIU_XGE_CRC_ERROR_CNT … #define NETXEN_NIU_XGE_OVERSIZE_FRAME_ERR … #define NETXEN_NIU_XGE_UNDERSIZE_FRAME_ERR … #define NETXEN_NIU_XGE_LOCAL_ERROR_CNT … #define NETXEN_NIU_XGE_REMOTE_ERROR_CNT … #define NETXEN_NIU_XGE_CONTROL_CHAR_CNT … #define NETXEN_NIU_XGE_PAUSE_FRAME_CNT … #define NETXEN_NIU_XG1_CONFIG_0 … #define NETXEN_NIU_XG1_CONFIG_1 … #define NETXEN_NIU_XG1_IPG … #define NETXEN_NIU_XG1_STATION_ADDR_0_HI … #define NETXEN_NIU_XG1_STATION_ADDR_0_1 … #define NETXEN_NIU_XG1_STATION_ADDR_1_LO … #define NETXEN_NIU_XG1_STATUS … #define NETXEN_NIU_XG1_MAX_FRAME_SIZE … #define NETXEN_NIU_XG1_PAUSE_FRAME_VALUE … #define NETXEN_NIU_XG1_TX_BYTE_CNT … #define NETXEN_NIU_XG1_TX_FRAME_CNT … #define NETXEN_NIU_XG1_RX_BYTE_CNT … #define NETXEN_NIU_XG1_RX_FRAME_CNT … #define NETXEN_NIU_XG1_AGGR_ERROR_CNT … #define NETXEN_NIU_XG1_MULTICAST_FRAME_CNT … #define NETXEN_NIU_XG1_UNICAST_FRAME_CNT … #define NETXEN_NIU_XG1_CRC_ERROR_CNT … #define NETXEN_NIU_XG1_OVERSIZE_FRAME_ERR … #define NETXEN_NIU_XG1_UNDERSIZE_FRAME_ERR … #define NETXEN_NIU_XG1_LOCAL_ERROR_CNT … #define NETXEN_NIU_XG1_REMOTE_ERROR_CNT … #define NETXEN_NIU_XG1_CONTROL_CHAR_CNT … #define NETXEN_NIU_XG1_PAUSE_FRAME_CNT … /* P3 802.3ap */ #define NETXEN_NIU_AP_MAC_CONFIG_0(I) … #define NETXEN_NIU_AP_MAC_CONFIG_1(I) … #define NETXEN_NIU_AP_MAC_IPG_IFG(I) … #define NETXEN_NIU_AP_HALF_DUPLEX_CTRL(I) … #define NETXEN_NIU_AP_MAX_FRAME_SIZE(I) … #define NETXEN_NIU_AP_TEST_REG(I) … #define NETXEN_NIU_AP_MII_MGMT_CONFIG(I) … #define NETXEN_NIU_AP_MII_MGMT_COMMAND(I) … #define NETXEN_NIU_AP_MII_MGMT_ADDR(I) … #define NETXEN_NIU_AP_MII_MGMT_CTRL(I) … #define NETXEN_NIU_AP_MII_MGMT_STATUS(I) … #define NETXEN_NIU_AP_MII_MGMT_INDICATE(I) … #define NETXEN_NIU_AP_INTERFACE_CTRL(I) … #define NETXEN_NIU_AP_INTERFACE_STATUS(I) … #define NETXEN_NIU_AP_STATION_ADDR_0(I) … #define NETXEN_NIU_AP_STATION_ADDR_1(I) … #define TEST_AGT_CTRL … #define TA_CTL_START … #define TA_CTL_ENABLE … #define TA_CTL_WRITE … #define TA_CTL_BUSY … /* * Register offsets for MN */ #define MIU_TEST_AGT_BASE … #define MIU_TEST_AGT_ADDR_LO … #define MIU_TEST_AGT_ADDR_HI … #define MIU_TEST_AGT_WRDATA_LO … #define MIU_TEST_AGT_WRDATA_HI … #define MIU_TEST_AGT_RDDATA_LO … #define MIU_TEST_AGT_RDDATA_HI … #define MIU_TEST_AGT_ADDR_MASK … #define MIU_TEST_AGT_UPPER_ADDR(off) … /* * Register offsets for MS */ #define SIU_TEST_AGT_BASE … #define SIU_TEST_AGT_ADDR_LO … #define SIU_TEST_AGT_ADDR_HI … #define SIU_TEST_AGT_WRDATA_LO … #define SIU_TEST_AGT_WRDATA_HI … #define SIU_TEST_AGT_WRDATA(i) … #define SIU_TEST_AGT_RDDATA_LO … #define SIU_TEST_AGT_RDDATA_HI … #define SIU_TEST_AGT_RDDATA(i) … #define SIU_TEST_AGT_ADDR_MASK … #define SIU_TEST_AGT_UPPER_ADDR(off) … /* XG Link status */ #define XG_LINK_UP … #define XG_LINK_DOWN … #define XG_LINK_UP_P3 … #define XG_LINK_DOWN_P3 … #define XG_LINK_STATE_P3_MASK … #define XG_LINK_STATE_P3(pcifn,val) … #define P3_LINK_SPEED_MHZ … #define P3_LINK_SPEED_MASK … #define P3_LINK_SPEED_REG(pcifn) … #define P3_LINK_SPEED_VAL(pcifn, reg) … #define NETXEN_CAM_RAM_BASE … #define NETXEN_CAM_RAM(reg) … #define NETXEN_FW_VERSION_MAJOR … #define NETXEN_FW_VERSION_MINOR … #define NETXEN_FW_VERSION_SUB … #define NETXEN_ROM_LOCK_ID … #define NETXEN_PHY_LOCK_ID … #define NETXEN_CRB_WIN_LOCK_ID … #define NIC_CRB_BASE … #define NIC_CRB_BASE_2 … #define NETXEN_NIC_REG(X) … #define NETXEN_NIC_REG_2(X) … #define NETXEN_INTR_MODE_REG … #define NETXEN_MSI_MODE … #define NETXEN_INTX_MODE … #define NX_CDRP_CRB_OFFSET … #define NX_ARG1_CRB_OFFSET … #define NX_ARG2_CRB_OFFSET … #define NX_ARG3_CRB_OFFSET … #define NX_SIGN_CRB_OFFSET … #define CRB_HOST_DUMMY_BUF_ADDR_HI … #define CRB_HOST_DUMMY_BUF_ADDR_LO … #define CRB_CMDPEG_STATE … #define CRB_RCVPEG_STATE … #define CRB_XG_STATE … #define CRB_XG_STATE_P3 … #define CRB_PF_LINK_SPEED_1 … #define CRB_PF_LINK_SPEED_2 … #define CRB_MPORT_MODE … #define CRB_DMA_SHIFT … #define CRB_INT_VECTOR … #define CRB_CMD_PRODUCER_OFFSET … #define CRB_CMD_CONSUMER_OFFSET … #define CRB_CMD_PRODUCER_OFFSET_1 … #define CRB_CMD_CONSUMER_OFFSET_1 … #define CRB_CMD_PRODUCER_OFFSET_2 … #define CRB_CMD_CONSUMER_OFFSET_2 … #define CRB_CMD_PRODUCER_OFFSET_3 … #define CRB_CMD_CONSUMER_OFFSET_3 … #define CRB_TEMP_STATE … #define CRB_V2P_0 … #define CRB_V2P(port) … #define CRB_DRIVER_VERSION … #define CRB_SW_INT_MASK_0 … #define CRB_SW_INT_MASK_1 … #define CRB_SW_INT_MASK_2 … #define CRB_SW_INT_MASK_3 … #define CRB_FW_CAPABILITIES_1 … #define CRB_FW_CAPABILITIES_2 … #define CRB_MAC_BLOCK_START … /* * capabilities register, can be used to selectively enable/disable features * for backward compatibility */ #define CRB_NIC_CAPABILITIES_HOST … #define CRB_NIC_MSI_MODE_HOST … #define INTR_SCHEME_PERPORT … #define MSI_MODE_MULTIFUNC … /* used for ethtool tests */ #define CRB_SCRATCHPAD_TEST … /* * CrbPortPhanCntrHi/Lo is used to pass the address of HostPhantomIndex address * which can be read by the Phantom host to get producer/consumer indexes from * Phantom/Casper. If it is not HOST_SHARED_MEMORY, then the following * registers will be used for the addresses of the ring's shared memory * on the Phantom. */ #define nx_get_temp_val(x) … #define nx_get_temp_state(x) … #define nx_encode_temp(val, state) … /* * Temperature control. */ enum { … }; /* Lock IDs for PHY lock */ #define PHY_LOCK_DRIVER … /* Used for PS PCI Memory access */ #define PCIX_PS_OP_ADDR_LO … /* via CRB (PS side only) */ #define PCIX_PS_OP_ADDR_HI … #define PCIX_INT_VECTOR … #define PCIX_INT_MASK … #define PCIX_CRB_WINDOW … #define PCIX_CRB_WINDOW_F0 … #define PCIX_CRB_WINDOW_F1 … #define PCIX_CRB_WINDOW_F2 … #define PCIX_CRB_WINDOW_F3 … #define PCIX_CRB_WINDOW_F4 … #define PCIX_CRB_WINDOW_F5 … #define PCIX_CRB_WINDOW_F6 … #define PCIX_CRB_WINDOW_F7 … #define PCIE_CRB_WINDOW_REG(func) … #define PCIX_MN_WINDOW … #define PCIX_MN_WINDOW_F0 … #define PCIX_MN_WINDOW_F1 … #define PCIX_MN_WINDOW_F2 … #define PCIX_MN_WINDOW_F3 … #define PCIX_MN_WINDOW_F4 … #define PCIX_MN_WINDOW_F5 … #define PCIX_MN_WINDOW_F6 … #define PCIX_MN_WINDOW_F7 … #define PCIE_MN_WINDOW_REG(func) … #define PCIX_SN_WINDOW … #define PCIX_SN_WINDOW_F0 … #define PCIX_SN_WINDOW_F1 … #define PCIX_SN_WINDOW_F2 … #define PCIX_SN_WINDOW_F3 … #define PCIX_SN_WINDOW_F4 … #define PCIX_SN_WINDOW_F5 … #define PCIX_SN_WINDOW_F6 … #define PCIX_SN_WINDOW_F7 … #define PCIE_SN_WINDOW_REG(func) … #define PCIX_OCM_WINDOW … #define PCIX_OCM_WINDOW_REG(func) … #define PCIX_TARGET_STATUS … #define PCIX_TARGET_STATUS_F1 … #define PCIX_TARGET_STATUS_F2 … #define PCIX_TARGET_STATUS_F3 … #define PCIX_TARGET_STATUS_F4 … #define PCIX_TARGET_STATUS_F5 … #define PCIX_TARGET_STATUS_F6 … #define PCIX_TARGET_STATUS_F7 … #define PCIX_TARGET_MASK … #define PCIX_TARGET_MASK_F1 … #define PCIX_TARGET_MASK_F2 … #define PCIX_TARGET_MASK_F3 … #define PCIX_TARGET_MASK_F4 … #define PCIX_TARGET_MASK_F5 … #define PCIX_TARGET_MASK_F6 … #define PCIX_TARGET_MASK_F7 … #define PCIX_MSI_F0 … #define PCIX_MSI_F1 … #define PCIX_MSI_F2 … #define PCIX_MSI_F3 … #define PCIX_MSI_F4 … #define PCIX_MSI_F5 … #define PCIX_MSI_F6 … #define PCIX_MSI_F7 … #define PCIX_MSI_F(i) … #define PCIX_PS_MEM_SPACE … #define NETXEN_PCIX_PH_REG(reg) … #define NETXEN_PCIX_PS_REG(reg) … #define NETXEN_PCIE_REG(reg) … #define PCIE_MAX_DMA_XFER_SIZE … #define PCIE_DCR … #define PCIE_SEM0_LOCK … #define PCIE_SEM0_UNLOCK … #define PCIE_SEM1_LOCK … #define PCIE_SEM1_UNLOCK … #define PCIE_SEM2_LOCK … #define PCIE_SEM2_UNLOCK … #define PCIE_SEM3_LOCK … #define PCIE_SEM3_UNLOCK … #define PCIE_SEM4_LOCK … #define PCIE_SEM4_UNLOCK … #define PCIE_SEM5_LOCK … #define PCIE_SEM5_UNLOCK … #define PCIE_SEM6_LOCK … #define PCIE_SEM6_UNLOCK … #define PCIE_SEM7_LOCK … #define PCIE_SEM7_UNLOCK … #define PCIE_SEM_LOCK(N) … #define PCIE_SEM_UNLOCK(N) … #define PCIE_SETUP_FUNCTION … #define PCIE_SETUP_FUNCTION2 … #define PCIE_MISCCFG_RC … #define PCIE_TGT_SPLIT_CHICKEN … #define PCIE_CHICKEN3 … #define ISR_INT_STATE_REG … #define PCIE_MAX_MASTER_SPLIT … #define NETXEN_PORT_MODE_NONE … #define NETXEN_PORT_MODE_XG … #define NETXEN_PORT_MODE_GB … #define NETXEN_PORT_MODE_802_3_AP … #define NETXEN_PORT_MODE_AUTO_NEG … #define NETXEN_PORT_MODE_AUTO_NEG_1G … #define NETXEN_PORT_MODE_AUTO_NEG_XG … #define NETXEN_PORT_MODE_ADDR … #define NETXEN_WOL_PORT_MODE … #define NETXEN_WOL_CONFIG_NV … #define NETXEN_WOL_CONFIG … #define NX_PEG_TUNE_MN_PRESENT … #define NX_PEG_TUNE_CAPABILITY … #define NETXEN_DMA_WATCHDOG_CTRL … #define NETXEN_PEG_ALIVE_COUNTER … #define NETXEN_PEG_HALT_STATUS1 … #define NETXEN_PEG_HALT_STATUS2 … #define NX_CRB_DEV_REF_COUNT … #define NX_CRB_DEV_STATE … #define NETXEN_ULA_KEY … /* MiniDIMM related macros */ #define NETXEN_DIMM_CAPABILITY … #define NETXEN_DIMM_PRESENT … #define NETXEN_DIMM_MEMTYPE_DDR2_SDRAM … #define NETXEN_DIMM_SIZE … #define NETXEN_DIMM_MEMTYPE(VAL) … #define NETXEN_DIMM_NUMROWS(VAL) … #define NETXEN_DIMM_NUMCOLS(VAL) … #define NETXEN_DIMM_NUMRANKS(VAL) … #define NETXEN_DIMM_DATAWIDTH(VAL) … #define NETXEN_DIMM_NUMBANKS(VAL) … #define NETXEN_DIMM_TYPE(VAL) … #define NETXEN_DIMM_VALID_FLAG … #define NETXEN_DIMM_MEM_DDR2_SDRAM … #define NETXEN_DIMM_STD_MEM_SIZE … #define NETXEN_DIMM_TYPE_RDIMM … #define NETXEN_DIMM_TYPE_UDIMM … #define NETXEN_DIMM_TYPE_SO_DIMM … #define NETXEN_DIMM_TYPE_Micro_DIMM … #define NETXEN_DIMM_TYPE_Mini_RDIMM … #define NETXEN_DIMM_TYPE_Mini_UDIMM … /* Device State */ #define NX_DEV_COLD … #define NX_DEV_INITALIZING … #define NX_DEV_READY … #define NX_DEV_NEED_RESET … #define NX_DEV_NEED_QUISCENT … #define NX_DEV_NEED_AER … #define NX_DEV_FAILED … #define NX_RCODE_DRIVER_INFO … #define NX_RCODE_DRIVER_CAN_RELOAD … #define NX_RCODE_FATAL_ERROR … #define NX_FWERROR_PEGNUM(code) … #define NX_FWERROR_CODE(code) … #define NX_FWERROR_PEGSTAT1(code) … #define FW_POLL_DELAY … #define FW_FAIL_THRESH … #define FW_POLL_THRESH … #define ISR_MSI_INT_TRIGGER(FUNC) … #define ISR_LEGACY_INT_TRIGGERED(VAL) … /* * PCI Interrupt Vector Values. */ #define PCIX_INT_VECTOR_BIT_F0 … #define PCIX_INT_VECTOR_BIT_F1 … #define PCIX_INT_VECTOR_BIT_F2 … #define PCIX_INT_VECTOR_BIT_F3 … #define PCIX_INT_VECTOR_BIT_F4 … #define PCIX_INT_VECTOR_BIT_F5 … #define PCIX_INT_VECTOR_BIT_F6 … #define PCIX_INT_VECTOR_BIT_F7 … struct netxen_legacy_intr_set { … }; #define NX_LEGACY_INTR_CONFIG … #endif /* __NETXEN_NIC_HDR_H_ */
Codebase Browser
linux