/* SPDX-License-Identifier: GPL-2.0-or-later */ /* * drivers/tdm/line_ctrl/slic_ds26522.h * * Copyright 2016 Freescale Semiconductor, Inc. * * Author: Zhao Qiang <[email protected]> */ #define DS26522_RF_ADDR_START … #define DS26522_RF_ADDR_END … #define DS26522_GLB_ADDR_START … #define DS26522_GLB_ADDR_END … #define DS26522_TF_ADDR_START … #define DS26522_TF_ADDR_END … #define DS26522_LIU_ADDR_START … #define DS26522_LIU_ADDR_END … #define DS26522_TEST_ADDR_START … #define DS26522_TEST_ADDR_END … #define DS26522_BERT_ADDR_START … #define DS26522_BERT_ADDR_END … #define DS26522_RMMR_ADDR … #define DS26522_RCR1_ADDR … #define DS26522_RCR3_ADDR … #define DS26522_RIOCR_ADDR … #define DS26522_GTCR1_ADDR … #define DS26522_GFCR_ADDR … #define DS26522_GTCR2_ADDR … #define DS26522_GTCCR_ADDR … #define DS26522_GLSRR_ADDR … #define DS26522_GFSRR_ADDR … #define DS26522_IDR_ADDR … #define DS26522_E1TAF_ADDR … #define DS26522_E1TNAF_ADDR … #define DS26522_TMMR_ADDR … #define DS26522_TCR1_ADDR … #define DS26522_TIOCR_ADDR … #define DS26522_LTRCR_ADDR … #define DS26522_LTITSR_ADDR … #define DS26522_LMCR_ADDR … #define DS26522_LRISMR_ADDR … #define MAX_NUM_OF_CHANNELS … #define PQ_MDS_8E1T1_BRD_REV … #define PQ_MDS_8E1T1_PLD_REV … #define DS26522_GTCCR_BPREFSEL_REFCLKIN … #define DS26522_GTCCR_BFREQSEL_1544KHZ … #define DS26522_GTCCR_FREQSEL_1544KHZ … #define DS26522_GTCCR_BFREQSEL_2048KHZ … #define DS26522_GTCCR_FREQSEL_2048KHZ … #define DS26522_GFCR_BPCLK_2048KHZ … #define DS26522_GTCR2_TSSYNCOUT … #define DS26522_GTCR1 … #define DS26522_GFSRR_RESET … #define DS26522_GFSRR_NORMAL … #define DS26522_GLSRR_RESET … #define DS26522_GLSRR_NORMAL … #define DS26522_RMMR_SFTRST … #define DS26522_RMMR_FRM_EN … #define DS26522_RMMR_INIT_DONE … #define DS26522_RMMR_T1 … #define DS26522_RMMR_E1 … #define DS26522_E1TAF_DEFAULT … #define DS26522_E1TNAF_DEFAULT … #define DS26522_TMMR_SFTRST … #define DS26522_TMMR_FRM_EN … #define DS26522_TMMR_INIT_DONE … #define DS26522_TMMR_T1 … #define DS26522_TMMR_E1 … #define DS26522_RCR1_T1_SYNCT … #define DS26522_RCR1_T1_RB8ZS … #define DS26522_RCR1_T1_SYNCC … #define DS26522_RCR1_E1_HDB3 … #define DS26522_RCR1_E1_CCS … #define DS26522_RIOCR_1544KHZ … #define DS26522_RIOCR_2048KHZ … #define DS26522_RIOCR_RSIO_OUT … #define DS26522_RCR3_FLB … #define DS26522_TIOCR_1544KHZ … #define DS26522_TIOCR_2048KHZ … #define DS26522_TIOCR_TSIO_OUT … #define DS26522_TCR1_TB8ZS … #define DS26522_LTRCR_T1 … #define DS26522_LTRCR_E1 … #define DS26522_LTITSR_TLIS_75OHM … #define DS26522_LTITSR_LBOS_75OHM … #define DS26522_LTITSR_TLIS_100OHM … #define DS26522_LTITSR_TLIS_0DB_CSU … #define DS26522_LRISMR_75OHM … #define DS26522_LRISMR_100OHM … #define DS26522_LRISMR_MAX … #define DS26522_LMCR_TE … enum line_rate { … }; enum tdm_trans_mode { … }; enum card_support_type { … };
Codebase Browser
linux