/* * Copyright (c) 2008-2011 Atheros Communications Inc. * * Permission to use, copy, modify, and/or distribute this software for any * purpose with or without fee is hereby granted, provided that the above * copyright notice and this permission notice appear in all copies. * * THE SOFTWARE IS PROVIDED "AS IS" AND THE AUTHOR DISCLAIMS ALL WARRANTIES * WITH REGARD TO THIS SOFTWARE INCLUDING ALL IMPLIED WARRANTIES OF * MERCHANTABILITY AND FITNESS. IN NO EVENT SHALL THE AUTHOR BE LIABLE FOR * ANY SPECIAL, DIRECT, INDIRECT, OR CONSEQUENTIAL DAMAGES OR ANY DAMAGES * WHATSOEVER RESULTING FROM LOSS OF USE, DATA OR PROFITS, WHETHER IN AN * ACTION OF CONTRACT, NEGLIGENCE OR OTHER TORTIOUS ACTION, ARISING OUT OF * OR IN CONNECTION WITH THE USE OR PERFORMANCE OF THIS SOFTWARE. */ #ifndef REG_H #define REG_H #include "../reg.h" #define AR_CR … #define AR_CR_RXE(_ah) … #define AR_CR_RXD … #define AR_CR_SWI … #define AR_RXDP … #define AR_CFG … #define AR_CFG_SWTD … #define AR_CFG_SWTB … #define AR_CFG_SWRD … #define AR_CFG_SWRB … #define AR_CFG_SWRG … #define AR_CFG_AP_ADHOC_INDICATION … #define AR_CFG_PHOK … #define AR_CFG_EEBS … #define AR_CFG_CLK_GATE_DIS … #define AR_CFG_HALT_REQ … #define AR_CFG_HALT_ACK … #define AR_CFG_PCI_MASTER_REQ_Q_THRESH … #define AR_CFG_PCI_MASTER_REQ_Q_THRESH_S … #define AR_RXBP_THRESH … #define AR_RXBP_THRESH_HP … #define AR_RXBP_THRESH_HP_S … #define AR_RXBP_THRESH_LP … #define AR_RXBP_THRESH_LP_S … #define AR_MIRT … #define AR_MIRT_VAL … #define AR_MIRT_VAL_S … #define AR_IER … #define AR_IER_ENABLE … #define AR_IER_DISABLE … #define AR_TIMT … #define AR_TIMT_LAST … #define AR_TIMT_LAST_S … #define AR_TIMT_FIRST … #define AR_TIMT_FIRST_S … #define AR_RIMT … #define AR_RIMT_LAST … #define AR_RIMT_LAST_S … #define AR_RIMT_FIRST … #define AR_RIMT_FIRST_S … #define AR_DMASIZE_4B … #define AR_DMASIZE_8B … #define AR_DMASIZE_16B … #define AR_DMASIZE_32B … #define AR_DMASIZE_64B … #define AR_DMASIZE_128B … #define AR_DMASIZE_256B … #define AR_DMASIZE_512B … #define AR_TXCFG … #define AR_TXCFG_DMASZ_MASK … #define AR_TXCFG_DMASZ_4B … #define AR_TXCFG_DMASZ_8B … #define AR_TXCFG_DMASZ_16B … #define AR_TXCFG_DMASZ_32B … #define AR_TXCFG_DMASZ_64B … #define AR_TXCFG_DMASZ_128B … #define AR_TXCFG_DMASZ_256B … #define AR_TXCFG_DMASZ_512B … #define AR_FTRIG … #define AR_FTRIG_S … #define AR_FTRIG_IMMED … #define AR_FTRIG_64B … #define AR_FTRIG_128B … #define AR_FTRIG_192B … #define AR_FTRIG_256B … #define AR_FTRIG_512B … #define AR_TXCFG_ADHOC_BEACON_ATIM_TX_POLICY … #define AR_RXCFG … #define AR_RXCFG_CHIRP … #define AR_RXCFG_ZLFDMA … #define AR_RXCFG_DMASZ_MASK … #define AR_RXCFG_DMASZ_4B … #define AR_RXCFG_DMASZ_8B … #define AR_RXCFG_DMASZ_16B … #define AR_RXCFG_DMASZ_32B … #define AR_RXCFG_DMASZ_64B … #define AR_RXCFG_DMASZ_128B … #define AR_RXCFG_DMASZ_256B … #define AR_RXCFG_DMASZ_512B … #define AR_TOPS … #define AR_TOPS_MASK … #define AR_RXNPTO … #define AR_RXNPTO_MASK … #define AR_TXNPTO … #define AR_TXNPTO_MASK … #define AR_TXNPTO_QCU_MASK … #define AR_RPGTO … #define AR_RPGTO_MASK … #define AR_RPCNT … #define AR_RPCNT_MASK … #define AR_MACMISC … #define AR_MACMISC_PCI_EXT_FORCE … #define AR_MACMISC_DMA_OBS … #define AR_MACMISC_DMA_OBS_S … #define AR_MACMISC_DMA_OBS_LINE_0 … #define AR_MACMISC_DMA_OBS_LINE_1 … #define AR_MACMISC_DMA_OBS_LINE_2 … #define AR_MACMISC_DMA_OBS_LINE_3 … #define AR_MACMISC_DMA_OBS_LINE_4 … #define AR_MACMISC_DMA_OBS_LINE_5 … #define AR_MACMISC_DMA_OBS_LINE_6 … #define AR_MACMISC_DMA_OBS_LINE_7 … #define AR_MACMISC_DMA_OBS_LINE_8 … #define AR_MACMISC_MISC_OBS … #define AR_MACMISC_MISC_OBS_S … #define AR_MACMISC_MISC_OBS_BUS_LSB … #define AR_MACMISC_MISC_OBS_BUS_LSB_S … #define AR_MACMISC_MISC_OBS_BUS_MSB … #define AR_MACMISC_MISC_OBS_BUS_MSB_S … #define AR_MACMISC_MISC_OBS_BUS_1 … #define AR_INTCFG … #define AR_INTCFG_MSI_RXOK … #define AR_INTCFG_MSI_RXINTM … #define AR_INTCFG_MSI_RXMINTR … #define AR_INTCFG_MSI_TXOK … #define AR_INTCFG_MSI_TXINTM … #define AR_INTCFG_MSI_TXMINTR … #define AR_DATABUF_SIZE … #define AR_DATABUF_SIZE_MASK … #define AR_GTXTO … #define AR_GTXTO_TIMEOUT_COUNTER … #define AR_GTXTO_TIMEOUT_LIMIT … #define AR_GTXTO_TIMEOUT_LIMIT_S … #define AR_GTTM … #define AR_GTTM_USEC … #define AR_GTTM_IGNORE_IDLE … #define AR_GTTM_RESET_IDLE … #define AR_GTTM_CST_USEC … #define AR_CST … #define AR_CST_TIMEOUT_COUNTER … #define AR_CST_TIMEOUT_LIMIT … #define AR_CST_TIMEOUT_LIMIT_S … #define AR_HP_RXDP … #define AR_LP_RXDP … #define AR_ISR … #define AR_ISR_RXOK … #define AR_ISR_RXDESC … #define AR_ISR_HP_RXOK … #define AR_ISR_LP_RXOK … #define AR_ISR_RXERR … #define AR_ISR_RXNOPKT … #define AR_ISR_RXEOL … #define AR_ISR_RXORN … #define AR_ISR_TXOK … #define AR_ISR_TXDESC … #define AR_ISR_TXERR … #define AR_ISR_TXNOPKT … #define AR_ISR_TXEOL … #define AR_ISR_TXURN … #define AR_ISR_MIB … #define AR_ISR_SWI … #define AR_ISR_RXPHY … #define AR_ISR_RXKCM … #define AR_ISR_SWBA … #define AR_ISR_BRSSI … #define AR_ISR_BMISS … #define AR_ISR_BNR … #define AR_ISR_RXCHIRP … #define AR_ISR_BCNMISC … #define AR_ISR_TIM … #define AR_ISR_QCBROVF … #define AR_ISR_QCBRURN … #define AR_ISR_QTRIG … #define AR_ISR_GENTMR … #define AR_ISR_TXMINTR … #define AR_ISR_RXMINTR … #define AR_ISR_TXINTM … #define AR_ISR_RXINTM … #define AR_ISR_S0 … #define AR_ISR_S0_QCU_TXOK … #define AR_ISR_S0_QCU_TXOK_S … #define AR_ISR_S0_QCU_TXDESC … #define AR_ISR_S0_QCU_TXDESC_S … #define AR_ISR_S1 … #define AR_ISR_S1_QCU_TXERR … #define AR_ISR_S1_QCU_TXERR_S … #define AR_ISR_S1_QCU_TXEOL … #define AR_ISR_S1_QCU_TXEOL_S … #define AR_ISR_S2 … #define AR_ISR_S2_QCU_TXURN … #define AR_ISR_S2_BB_WATCHDOG … #define AR_ISR_S2_CST … #define AR_ISR_S2_GTT … #define AR_ISR_S2_TIM … #define AR_ISR_S2_CABEND … #define AR_ISR_S2_DTIMSYNC … #define AR_ISR_S2_BCNTO … #define AR_ISR_S2_CABTO … #define AR_ISR_S2_DTIM … #define AR_ISR_S2_TSFOOR … #define AR_ISR_S2_TBTT_TIME … #define AR_ISR_S3 … #define AR_ISR_S3_QCU_QCBROVF … #define AR_ISR_S3_QCU_QCBRURN … #define AR_ISR_S4 … #define AR_ISR_S4_QCU_QTRIG … #define AR_ISR_S4_RESV0 … #define AR_ISR_S5 … #define AR_ISR_S5_TIMER_TRIG … #define AR_ISR_S5_TIMER_THRESH … #define AR_ISR_S5_TIM_TIMER … #define AR_ISR_S5_DTIM_TIMER … #define AR_IMR_S5 … #define AR_IMR_S5_TIM_TIMER … #define AR_IMR_S5_DTIM_TIMER … #define AR_ISR_S5_GENTIMER_TRIG … #define AR_ISR_S5_GENTIMER_TRIG_S … #define AR_ISR_S5_GENTIMER_THRESH … #define AR_ISR_S5_GENTIMER_THRESH_S … #define AR_IMR_S5_GENTIMER_TRIG … #define AR_IMR_S5_GENTIMER_TRIG_S … #define AR_IMR_S5_GENTIMER_THRESH … #define AR_IMR_S5_GENTIMER_THRESH_S … #define AR_IMR … #define AR_IMR_RXOK … #define AR_IMR_RXDESC … #define AR_IMR_RXOK_HP … #define AR_IMR_RXOK_LP … #define AR_IMR_RXERR … #define AR_IMR_RXNOPKT … #define AR_IMR_RXEOL … #define AR_IMR_RXORN … #define AR_IMR_TXOK … #define AR_IMR_TXDESC … #define AR_IMR_TXERR … #define AR_IMR_TXNOPKT … #define AR_IMR_TXEOL … #define AR_IMR_TXURN … #define AR_IMR_MIB … #define AR_IMR_SWI … #define AR_IMR_RXPHY … #define AR_IMR_RXKCM … #define AR_IMR_SWBA … #define AR_IMR_BRSSI … #define AR_IMR_BMISS … #define AR_IMR_BNR … #define AR_IMR_RXCHIRP … #define AR_IMR_BCNMISC … #define AR_IMR_TIM … #define AR_IMR_QCBROVF … #define AR_IMR_QCBRURN … #define AR_IMR_QTRIG … #define AR_IMR_GENTMR … #define AR_IMR_TXMINTR … #define AR_IMR_RXMINTR … #define AR_IMR_TXINTM … #define AR_IMR_RXINTM … #define AR_IMR_S0 … #define AR_IMR_S0_QCU_TXOK … #define AR_IMR_S0_QCU_TXOK_S … #define AR_IMR_S0_QCU_TXDESC … #define AR_IMR_S0_QCU_TXDESC_S … #define AR_IMR_S1 … #define AR_IMR_S1_QCU_TXERR … #define AR_IMR_S1_QCU_TXERR_S … #define AR_IMR_S1_QCU_TXEOL … #define AR_IMR_S1_QCU_TXEOL_S … #define AR_IMR_S2 … #define AR_IMR_S2_QCU_TXURN … #define AR_IMR_S2_QCU_TXURN_S … #define AR_IMR_S2_BB_WATCHDOG … #define AR_IMR_S2_CST … #define AR_IMR_S2_GTT … #define AR_IMR_S2_TIM … #define AR_IMR_S2_CABEND … #define AR_IMR_S2_DTIMSYNC … #define AR_IMR_S2_BCNTO … #define AR_IMR_S2_CABTO … #define AR_IMR_S2_DTIM … #define AR_IMR_S2_TSFOOR … #define AR_IMR_S3 … #define AR_IMR_S3_QCU_QCBROVF … #define AR_IMR_S3_QCU_QCBRURN … #define AR_IMR_S3_QCU_QCBRURN_S … #define AR_IMR_S4 … #define AR_IMR_S4_QCU_QTRIG … #define AR_IMR_S4_RESV0 … #define AR_IMR_S5 … #define AR_IMR_S5_TIMER_TRIG … #define AR_IMR_S5_TIMER_THRESH … #define AR_ISR_RAC … #define AR_ISR_S0_S … #define AR_ISR_S0_QCU_TXOK … #define AR_ISR_S0_QCU_TXOK_S … #define AR_ISR_S0_QCU_TXDESC … #define AR_ISR_S0_QCU_TXDESC_S … #define AR_ISR_S1_S … #define AR_ISR_S1_QCU_TXERR … #define AR_ISR_S1_QCU_TXERR_S … #define AR_ISR_S1_QCU_TXEOL … #define AR_ISR_S1_QCU_TXEOL_S … #define AR_ISR_S2_S(_ah) … #define AR_ISR_S3_S(_ah) … #define AR_ISR_S4_S(_ah) … #define AR_ISR_S5_S(_ah) … #define AR_DMADBG_0 … #define AR_DMADBG_1 … #define AR_DMADBG_2 … #define AR_DMADBG_3 … #define AR_DMADBG_4 … #define AR_DMADBG_5 … #define AR_DMADBG_6 … #define AR_DMADBG_7 … #define AR_NUM_QCU … #define AR_QCU_0 … #define AR_QCU_1 … #define AR_QCU_2 … #define AR_QCU_3 … #define AR_QCU_4 … #define AR_QCU_5 … #define AR_QCU_6 … #define AR_QCU_7 … #define AR_QCU_8 … #define AR_QCU_9 … #define AR_Q0_TXDP … #define AR_Q1_TXDP … #define AR_Q2_TXDP … #define AR_Q3_TXDP … #define AR_Q4_TXDP … #define AR_Q5_TXDP … #define AR_Q6_TXDP … #define AR_Q7_TXDP … #define AR_Q8_TXDP … #define AR_Q9_TXDP … #define AR_QTXDP(_i) … #define AR_Q_STATUS_RING_START … #define AR_Q_STATUS_RING_END … #define AR_Q_TXE … #define AR_Q_TXE_M … #define AR_Q_TXD … #define AR_Q_TXD_M … #define AR_Q0_CBRCFG … #define AR_Q1_CBRCFG … #define AR_Q2_CBRCFG … #define AR_Q3_CBRCFG … #define AR_Q4_CBRCFG … #define AR_Q5_CBRCFG … #define AR_Q6_CBRCFG … #define AR_Q7_CBRCFG … #define AR_Q8_CBRCFG … #define AR_Q9_CBRCFG … #define AR_QCBRCFG(_i) … #define AR_Q_CBRCFG_INTERVAL … #define AR_Q_CBRCFG_INTERVAL_S … #define AR_Q_CBRCFG_OVF_THRESH … #define AR_Q_CBRCFG_OVF_THRESH_S … #define AR_Q0_RDYTIMECFG … #define AR_Q1_RDYTIMECFG … #define AR_Q2_RDYTIMECFG … #define AR_Q3_RDYTIMECFG … #define AR_Q4_RDYTIMECFG … #define AR_Q5_RDYTIMECFG … #define AR_Q6_RDYTIMECFG … #define AR_Q7_RDYTIMECFG … #define AR_Q8_RDYTIMECFG … #define AR_Q9_RDYTIMECFG … #define AR_QRDYTIMECFG(_i) … #define AR_Q_RDYTIMECFG_DURATION … #define AR_Q_RDYTIMECFG_DURATION_S … #define AR_Q_RDYTIMECFG_EN … #define AR_Q_ONESHOTARM_SC … #define AR_Q_ONESHOTARM_SC_M … #define AR_Q_ONESHOTARM_SC_RESV0 … #define AR_Q_ONESHOTARM_CC … #define AR_Q_ONESHOTARM_CC_M … #define AR_Q_ONESHOTARM_CC_RESV0 … #define AR_Q0_MISC … #define AR_Q1_MISC … #define AR_Q2_MISC … #define AR_Q3_MISC … #define AR_Q4_MISC … #define AR_Q5_MISC … #define AR_Q6_MISC … #define AR_Q7_MISC … #define AR_Q8_MISC … #define AR_Q9_MISC … #define AR_QMISC(_i) … #define AR_Q_MISC_FSP … #define AR_Q_MISC_FSP_ASAP … #define AR_Q_MISC_FSP_CBR … #define AR_Q_MISC_FSP_DBA_GATED … #define AR_Q_MISC_FSP_TIM_GATED … #define AR_Q_MISC_FSP_BEACON_SENT_GATED … #define AR_Q_MISC_FSP_BEACON_RCVD_GATED … #define AR_Q_MISC_ONE_SHOT_EN … #define AR_Q_MISC_CBR_INCR_DIS1 … #define AR_Q_MISC_CBR_INCR_DIS0 … #define AR_Q_MISC_BEACON_USE … #define AR_Q_MISC_CBR_EXP_CNTR_LIMIT_EN … #define AR_Q_MISC_RDYTIME_EXP_POLICY … #define AR_Q_MISC_RESET_CBR_EXP_CTR … #define AR_Q_MISC_DCU_EARLY_TERM_REQ … #define AR_Q_MISC_RESV0 … #define AR_Q0_STS … #define AR_Q1_STS … #define AR_Q2_STS … #define AR_Q3_STS … #define AR_Q4_STS … #define AR_Q5_STS … #define AR_Q6_STS … #define AR_Q7_STS … #define AR_Q8_STS … #define AR_Q9_STS … #define AR_QSTS(_i) … #define AR_Q_STS_PEND_FR_CNT … #define AR_Q_STS_RESV0 … #define AR_Q_STS_CBR_EXP_CNT … #define AR_Q_STS_RESV1 … #define AR_Q_RDYTIMESHDN … #define AR_Q_RDYTIMESHDN_M … /* MAC Descriptor CRC check */ #define AR_Q_DESC_CRCCHK … /* Enable CRC check on the descriptor fetched from host */ #define AR_Q_DESC_CRCCHK_EN … #define AR_NUM_DCU … #define AR_DCU_0 … #define AR_DCU_1 … #define AR_DCU_2 … #define AR_DCU_3 … #define AR_DCU_4 … #define AR_DCU_5 … #define AR_DCU_6 … #define AR_DCU_7 … #define AR_DCU_8 … #define AR_DCU_9 … #define AR_D0_QCUMASK … #define AR_D1_QCUMASK … #define AR_D2_QCUMASK … #define AR_D3_QCUMASK … #define AR_D4_QCUMASK … #define AR_D5_QCUMASK … #define AR_D6_QCUMASK … #define AR_D7_QCUMASK … #define AR_D8_QCUMASK … #define AR_D9_QCUMASK … #define AR_DQCUMASK(_i) … #define AR_D_QCUMASK … #define AR_D_QCUMASK_RESV0 … #define AR_D0_LCL_IFS … #define AR_D1_LCL_IFS … #define AR_D2_LCL_IFS … #define AR_D3_LCL_IFS … #define AR_D4_LCL_IFS … #define AR_D5_LCL_IFS … #define AR_D6_LCL_IFS … #define AR_D7_LCL_IFS … #define AR_D8_LCL_IFS … #define AR_D9_LCL_IFS … #define AR_DLCL_IFS(_i) … #define AR_D_LCL_IFS_CWMIN … #define AR_D_LCL_IFS_CWMIN_S … #define AR_D_LCL_IFS_CWMAX … #define AR_D_LCL_IFS_CWMAX_S … #define AR_D_LCL_IFS_AIFS … #define AR_D_LCL_IFS_AIFS_S … #define AR_D_LCL_IFS_RESV0 … #define AR_D0_RETRY_LIMIT … #define AR_D1_RETRY_LIMIT … #define AR_D2_RETRY_LIMIT … #define AR_D3_RETRY_LIMIT … #define AR_D4_RETRY_LIMIT … #define AR_D5_RETRY_LIMIT … #define AR_D6_RETRY_LIMIT … #define AR_D7_RETRY_LIMIT … #define AR_D8_RETRY_LIMIT … #define AR_D9_RETRY_LIMIT … #define AR_DRETRY_LIMIT(_i) … #define AR_D_RETRY_LIMIT_FR_SH … #define AR_D_RETRY_LIMIT_FR_SH_S … #define AR_D_RETRY_LIMIT_STA_SH … #define AR_D_RETRY_LIMIT_STA_SH_S … #define AR_D_RETRY_LIMIT_STA_LG … #define AR_D_RETRY_LIMIT_STA_LG_S … #define AR_D_RETRY_LIMIT_RESV0 … #define AR_D0_CHNTIME … #define AR_D1_CHNTIME … #define AR_D2_CHNTIME … #define AR_D3_CHNTIME … #define AR_D4_CHNTIME … #define AR_D5_CHNTIME … #define AR_D6_CHNTIME … #define AR_D7_CHNTIME … #define AR_D8_CHNTIME … #define AR_D9_CHNTIME … #define AR_DCHNTIME(_i) … #define AR_D_CHNTIME_DUR … #define AR_D_CHNTIME_DUR_S … #define AR_D_CHNTIME_EN … #define AR_D_CHNTIME_RESV0 … #define AR_D0_MISC … #define AR_D1_MISC … #define AR_D2_MISC … #define AR_D3_MISC … #define AR_D4_MISC … #define AR_D5_MISC … #define AR_D6_MISC … #define AR_D7_MISC … #define AR_D8_MISC … #define AR_D9_MISC … #define AR_DMISC(_i) … #define AR_D_MISC_BKOFF_THRESH … #define AR_D_MISC_RETRY_CNT_RESET_EN … #define AR_D_MISC_CW_RESET_EN … #define AR_D_MISC_FRAG_WAIT_EN … #define AR_D_MISC_FRAG_BKOFF_EN … #define AR_D_MISC_CW_BKOFF_EN … #define AR_D_MISC_VIR_COL_HANDLING … #define AR_D_MISC_VIR_COL_HANDLING_S … #define AR_D_MISC_VIR_COL_HANDLING_DEFAULT … #define AR_D_MISC_VIR_COL_HANDLING_IGNORE … #define AR_D_MISC_BEACON_USE … #define AR_D_MISC_ARB_LOCKOUT_CNTRL … #define AR_D_MISC_ARB_LOCKOUT_CNTRL_S … #define AR_D_MISC_ARB_LOCKOUT_CNTRL_NONE … #define AR_D_MISC_ARB_LOCKOUT_CNTRL_INTRA_FR … #define AR_D_MISC_ARB_LOCKOUT_CNTRL_GLOBAL … #define AR_D_MISC_ARB_LOCKOUT_IGNORE … #define AR_D_MISC_SEQ_NUM_INCR_DIS … #define AR_D_MISC_POST_FR_BKOFF_DIS … #define AR_D_MISC_VIT_COL_CW_BKOFF_EN … #define AR_D_MISC_BLOWN_IFS_RETRY_EN … #define AR_D_MISC_RESV0 … #define AR_D_SEQNUM … #define AR_D_GBL_IFS_SIFS … #define AR_D_GBL_IFS_SIFS_M … #define AR_D_GBL_IFS_SIFS_RESV0 … #define AR_D_TXBLK_BASE … #define AR_D_TXBLK_WRITE_BITMASK … #define AR_D_TXBLK_WRITE_BITMASK_S … #define AR_D_TXBLK_WRITE_SLICE … #define AR_D_TXBLK_WRITE_SLICE_S … #define AR_D_TXBLK_WRITE_DCU … #define AR_D_TXBLK_WRITE_DCU_S … #define AR_D_TXBLK_WRITE_COMMAND … #define AR_D_TXBLK_WRITE_COMMAND_S … #define AR_D_GBL_IFS_SLOT … #define AR_D_GBL_IFS_SLOT_M … #define AR_D_GBL_IFS_SLOT_RESV0 … #define AR_D_GBL_IFS_EIFS … #define AR_D_GBL_IFS_EIFS_M … #define AR_D_GBL_IFS_EIFS_RESV0 … #define AR_D_GBL_IFS_EIFS_ASYNC_FIFO … #define AR_D_GBL_IFS_MISC … #define AR_D_GBL_IFS_MISC_LFSR_SLICE_SEL … #define AR_D_GBL_IFS_MISC_TURBO_MODE … #define AR_D_GBL_IFS_MISC_USEC_DURATION … #define AR_D_GBL_IFS_MISC_DCU_ARBITER_DLY … #define AR_D_GBL_IFS_MISC_RANDOM_LFSR_SLICE_DIS … #define AR_D_GBL_IFS_MISC_SLOT_XMIT_WIND_LEN … #define AR_D_GBL_IFS_MISC_FORCE_XMIT_SLOT_BOUND … #define AR_D_GBL_IFS_MISC_IGNORE_BACKOFF … #define AR_D_FPCTL … #define AR_D_FPCTL_DCU … #define AR_D_FPCTL_DCU_S … #define AR_D_FPCTL_PREFETCH_EN … #define AR_D_FPCTL_BURST_PREFETCH … #define AR_D_FPCTL_BURST_PREFETCH_S … #define AR_D_TXPSE … #define AR_D_TXPSE_CTRL … #define AR_D_TXPSE_RESV0 … #define AR_D_TXPSE_STATUS … #define AR_D_TXPSE_RESV1 … #define AR_D_TXSLOTMASK … #define AR_D_TXSLOTMASK_NUM … #define AR_CFG_LED … #define AR_CFG_SCLK_RATE_IND … #define AR_CFG_SCLK_RATE_IND_S … #define AR_CFG_SCLK_32MHZ … #define AR_CFG_SCLK_4MHZ … #define AR_CFG_SCLK_1MHZ … #define AR_CFG_SCLK_32KHZ … #define AR_CFG_LED_BLINK_SLOW … #define AR_CFG_LED_BLINK_THRESH_SEL … #define AR_CFG_LED_MODE_SEL … #define AR_CFG_LED_MODE_SEL_S … #define AR_CFG_LED_POWER … #define AR_CFG_LED_POWER_S … #define AR_CFG_LED_NETWORK … #define AR_CFG_LED_NETWORK_S … #define AR_CFG_LED_MODE_PROP … #define AR_CFG_LED_MODE_RPROP … #define AR_CFG_LED_MODE_SPLIT … #define AR_CFG_LED_MODE_RAND … #define AR_CFG_LED_MODE_POWER_OFF … #define AR_CFG_LED_MODE_POWER_ON … #define AR_CFG_LED_MODE_NETWORK_OFF … #define AR_CFG_LED_MODE_NETWORK_ON … #define AR_CFG_LED_ASSOC_CTL … #define AR_CFG_LED_ASSOC_CTL_S … #define AR_CFG_LED_ASSOC_NONE … #define AR_CFG_LED_ASSOC_ACTIVE … #define AR_CFG_LED_ASSOC_PENDING … #define AR_CFG_LED_BLINK_SLOW … #define AR_CFG_LED_BLINK_SLOW_S … #define AR_CFG_LED_BLINK_THRESH_SEL … #define AR_CFG_LED_BLINK_THRESH_SEL_S … #define AR_MAC_SLEEP … #define AR_MAC_SLEEP_MAC_AWAKE … #define AR_MAC_SLEEP_MAC_ASLEEP … #define AR_RC … #define AR_RC_AHB … #define AR_RC_APB … #define AR_RC_HOSTIF … #define AR_WA(_ah) … #define AR_WA_BIT6 … #define AR_WA_BIT7 … #define AR_WA_BIT23 … #define AR_WA_D3_L1_DISABLE … #define AR_WA_UNTIE_RESET_EN … #define AR_WA_D3_TO_L1_DISABLE_REAL … #define AR_WA_ASPM_TIMER_BASED_DISABLE … #define AR_WA_RESET_EN … #define AR_WA_ANALOG_SHIFT … #define AR_WA_POR_SHORT … #define AR_WA_BIT22 … #define AR9285_WA_DEFAULT … #define AR9280_WA_DEFAULT … #define AR_WA_DEFAULT … #define AR_PM_STATE … #define AR_PM_STATE_PME_D3COLD_VAUX … #define AR_HOST_TIMEOUT(_ah) … #define AR_HOST_TIMEOUT_APB_CNTR … #define AR_HOST_TIMEOUT_APB_CNTR_S … #define AR_HOST_TIMEOUT_LCL_CNTR … #define AR_HOST_TIMEOUT_LCL_CNTR_S … #define AR_EEPROM … #define AR_EEPROM_ABSENT … #define AR_EEPROM_CORRUPT … #define AR_EEPROM_PROT_MASK … #define AR_EEPROM_PROT_MASK_S … #define EEPROM_PROTECT_RP_0_31 … #define EEPROM_PROTECT_WP_0_31 … #define EEPROM_PROTECT_RP_32_63 … #define EEPROM_PROTECT_WP_32_63 … #define EEPROM_PROTECT_RP_64_127 … #define EEPROM_PROTECT_WP_64_127 … #define EEPROM_PROTECT_RP_128_191 … #define EEPROM_PROTECT_WP_128_191 … #define EEPROM_PROTECT_RP_192_255 … #define EEPROM_PROTECT_WP_192_255 … #define EEPROM_PROTECT_RP_256_511 … #define EEPROM_PROTECT_WP_256_511 … #define EEPROM_PROTECT_RP_512_1023 … #define EEPROM_PROTECT_WP_512_1023 … #define EEPROM_PROTECT_RP_1024_2047 … #define EEPROM_PROTECT_WP_1024_2047 … #define AR_SREV(_ah) … #define AR_SREV_ID(_ah) … #define AR_SREV_VERSION … #define AR_SREV_VERSION_S … #define AR_SREV_REVISION … #define AR_SREV_ID2 … #define AR_SREV_VERSION2 … #define AR_SREV_VERSION2_S … #define AR_SREV_TYPE2 … #define AR_SREV_TYPE2_S … #define AR_SREV_TYPE2_CHAIN … #define AR_SREV_TYPE2_HOST_MODE … #define AR_SREV_REVISION2 … #define AR_SREV_REVISION2_S … #define AR_SREV_VERSION_5416_PCI … #define AR_SREV_VERSION_5416_PCIE … #define AR_SREV_REVISION_5416_10 … #define AR_SREV_REVISION_5416_20 … #define AR_SREV_REVISION_5416_22 … #define AR_SREV_VERSION_9100 … #define AR_SREV_VERSION_9160 … #define AR_SREV_REVISION_9160_10 … #define AR_SREV_REVISION_9160_11 … #define AR_SREV_VERSION_9280 … #define AR_SREV_REVISION_9280_10 … #define AR_SREV_REVISION_9280_20 … #define AR_SREV_REVISION_9280_21 … #define AR_SREV_VERSION_9285 … #define AR_SREV_REVISION_9285_10 … #define AR_SREV_REVISION_9285_11 … #define AR_SREV_REVISION_9285_12 … #define AR_SREV_VERSION_9287 … #define AR_SREV_REVISION_9287_10 … #define AR_SREV_REVISION_9287_11 … #define AR_SREV_REVISION_9287_12 … #define AR_SREV_REVISION_9287_13 … #define AR_SREV_VERSION_9271 … #define AR_SREV_REVISION_9271_10 … #define AR_SREV_REVISION_9271_11 … #define AR_SREV_VERSION_9300 … #define AR_SREV_REVISION_9300_20 … #define AR_SREV_REVISION_9300_22 … #define AR_SREV_VERSION_9330 … #define AR_SREV_REVISION_9330_10 … #define AR_SREV_REVISION_9330_11 … #define AR_SREV_REVISION_9330_12 … #define AR_SREV_VERSION_9485 … #define AR_SREV_REVISION_9485_10 … #define AR_SREV_REVISION_9485_11 … #define AR_SREV_VERSION_9340 … #define AR_SREV_REVISION_9340_10 … #define AR_SREV_REVISION_9340_11 … #define AR_SREV_REVISION_9340_12 … #define AR_SREV_REVISION_9340_13 … #define AR_SREV_VERSION_9580 … #define AR_SREV_REVISION_9580_10 … #define AR_SREV_VERSION_9462 … #define AR_SREV_REVISION_9462_20 … #define AR_SREV_REVISION_9462_21 … #define AR_SREV_VERSION_9565 … #define AR_SREV_REVISION_9565_10 … #define AR_SREV_REVISION_9565_101 … #define AR_SREV_REVISION_9565_11 … #define AR_SREV_VERSION_9550 … #define AR_SREV_VERSION_9531 … #define AR_SREV_REVISION_9531_10 … #define AR_SREV_REVISION_9531_11 … #define AR_SREV_REVISION_9531_20 … #define AR_SREV_VERSION_9561 … #define AR_SREV_5416(_ah) … #define AR_SREV_5416_22_OR_LATER(_ah) … #define AR_SREV_9100(_ah) … #define AR_SREV_9100_OR_LATER(_ah) … #define AR_SREV_9160(_ah) … #define AR_SREV_9160_10_OR_LATER(_ah) … #define AR_SREV_9160_11(_ah) … #define AR_SREV_9280(_ah) … #define AR_SREV_9280_20_OR_LATER(_ah) … #define AR_SREV_9280_20(_ah) … #define AR_SREV_9285(_ah) … #define AR_SREV_9285_12_OR_LATER(_ah) … #define AR_SREV_9287(_ah) … #define AR_SREV_9287_11_OR_LATER(_ah) … #define AR_SREV_9287_11(_ah) … #define AR_SREV_9287_12(_ah) … #define AR_SREV_9287_12_OR_LATER(_ah) … #define AR_SREV_9287_13_OR_LATER(_ah) … #define AR_SREV_9271(_ah) … #define AR_SREV_9271_10(_ah) … #define AR_SREV_9271_11(_ah) … #define AR_SREV_9300(_ah) … #define AR_SREV_9300_20_OR_LATER(_ah) … #define AR_SREV_9300_22(_ah) … #define AR_SREV_9330(_ah) … #define AR_SREV_9330_11(_ah) … #define AR_SREV_9330_12(_ah) … #ifdef CONFIG_ATH9K_PCOEM #define AR_SREV_9462(_ah) … #define AR_SREV_9485(_ah) … #define AR_SREV_9565(_ah) … #define AR_SREV_9003_PCOEM(_ah) … #else #define AR_SREV_9462 … #define AR_SREV_9485 … #define AR_SREV_9565 … #define AR_SREV_9003_PCOEM … #endif #define AR_SREV_9485_11_OR_LATER(_ah) … #define AR_SREV_9485_OR_LATER(_ah) … #define AR_SREV_9340(_ah) … #define AR_SREV_9340_13(_ah) … #define AR_SREV_9340_13_OR_LATER(_ah) … #define AR_SREV_9285E_20(_ah) … #define AR_SREV_9462_20(_ah) … #define AR_SREV_9462_21(_ah) … #define AR_SREV_9462_20_OR_LATER(_ah) … #define AR_SREV_9462_21_OR_LATER(_ah) … #define AR_SREV_9565_10(_ah) … #define AR_SREV_9565_101(_ah) … #define AR_SREV_9565_11(_ah) … #define AR_SREV_9565_11_OR_LATER(_ah) … #define AR_SREV_9550(_ah) … #define AR_SREV_9550_OR_LATER(_ah) … #define AR_SREV_9580(_ah) … #define AR_SREV_9580_10(_ah) … #define AR_SREV_9531(_ah) … #define AR_SREV_9531_10(_ah) … #define AR_SREV_9531_11(_ah) … #define AR_SREV_9531_20(_ah) … #define AR_SREV_9561(_ah) … #define AR_SREV_SOC(_ah) … /* NOTE: When adding chips newer than Peacock, add chip check here */ #define AR_SREV_9580_10_OR_LATER(_ah) … enum ath_usb_dev { … }; #define AR_DEVID_7010(_ah) … #define AR_RADIO_SREV_MAJOR … #define AR_RAD5133_SREV_MAJOR … #define AR_RAD2133_SREV_MAJOR … #define AR_RAD5122_SREV_MAJOR … #define AR_RAD2122_SREV_MAJOR … #define AR_AHB_MODE … #define AR_AHB_EXACT_WR_EN … #define AR_AHB_BUF_WR_EN … #define AR_AHB_EXACT_RD_EN … #define AR_AHB_CACHELINE_RD_EN … #define AR_AHB_PREFETCH_RD_EN … #define AR_AHB_PAGE_SIZE_1K … #define AR_AHB_PAGE_SIZE_2K … #define AR_AHB_PAGE_SIZE_4K … #define AR_AHB_CUSTOM_BURST_EN … #define AR_AHB_CUSTOM_BURST_EN_S … #define AR_AHB_CUSTOM_BURST_ASYNC_FIFO_VAL … #define AR_INTR_RTC_IRQ … #define AR_INTR_MAC_IRQ … #define AR_INTR_EEP_PROT_ACCESS … #define AR_INTR_MAC_AWAKE … #define AR_INTR_MAC_ASLEEP … #define AR_INTR_SPURIOUS … #define AR_INTR_SYNC_CAUSE(_ah) … #define AR_INTR_SYNC_CAUSE_CLR(_ah) … #define AR_INTR_SYNC_ENABLE(_ah) … #define AR_INTR_SYNC_ENABLE_GPIO … #define AR_INTR_SYNC_ENABLE_GPIO_S … enum { … }; #define AR_INTR_ASYNC_MASK(_ah) … #define AR_INTR_ASYNC_MASK_GPIO … #define AR_INTR_ASYNC_MASK_GPIO_S … #define AR_INTR_ASYNC_MASK_MCI … #define AR_INTR_ASYNC_MASK_MCI_S … #define AR_INTR_SYNC_MASK(_ah) … #define AR_INTR_SYNC_MASK_GPIO … #define AR_INTR_SYNC_MASK_GPIO_S … #define AR_INTR_ASYNC_CAUSE_CLR(_ah) … #define AR_INTR_ASYNC_CAUSE(_ah) … #define AR_INTR_ASYNC_CAUSE_MCI … #define AR_INTR_ASYNC_USED … /* Asynchronous Interrupt Enable Register */ #define AR_INTR_ASYNC_ENABLE_MCI … #define AR_INTR_ASYNC_ENABLE_MCI_S … #define AR_INTR_ASYNC_ENABLE(_ah) … #define AR_INTR_ASYNC_ENABLE_GPIO … #define AR_INTR_ASYNC_ENABLE_GPIO_S … #define AR_PCIE_SERDES … #define AR_PCIE_SERDES2 … #define AR_PCIE_PM_CTRL(_ah) … #define AR_PCIE_PM_CTRL_ENA … #define AR_PCIE_PHY_REG3 … /* Define correct GPIO numbers and MASK bits to indicate the WMAC * GPIO resource. * Allow SOC chips(AR9340, AR9531, AR9550, AR9561) to access all GPIOs * which rely on gpiolib framework. But restrict SOC AR9330 only to * access WMAC GPIO which has the same design with the old chips. */ #define AR_NUM_GPIO … #define AR9280_NUM_GPIO … #define AR9285_NUM_GPIO … #define AR9287_NUM_GPIO … #define AR9271_NUM_GPIO … #define AR9300_NUM_GPIO … #define AR9330_NUM_GPIO … #define AR9340_NUM_GPIO … #define AR9462_NUM_GPIO … #define AR9485_NUM_GPIO … #define AR9531_NUM_GPIO … #define AR9550_NUM_GPIO … #define AR9561_NUM_GPIO … #define AR9565_NUM_GPIO … #define AR9580_NUM_GPIO … #define AR7010_NUM_GPIO … #define AR_GPIO_MASK … #define AR9271_GPIO_MASK … #define AR9280_GPIO_MASK … #define AR9285_GPIO_MASK … #define AR9287_GPIO_MASK … #define AR9300_GPIO_MASK … #define AR9330_GPIO_MASK … #define AR9340_GPIO_MASK … #define AR9462_GPIO_MASK … #define AR9485_GPIO_MASK … #define AR9531_GPIO_MASK … #define AR9550_GPIO_MASK … #define AR9561_GPIO_MASK … #define AR9565_GPIO_MASK … #define AR9580_GPIO_MASK … #define AR7010_GPIO_MASK … #define AR_GPIO_IN_OUT(_ah) … #define AR_GPIO_IN_VAL … #define AR_GPIO_IN_VAL_S … #define AR928X_GPIO_IN_VAL … #define AR928X_GPIO_IN_VAL_S … #define AR9285_GPIO_IN_VAL … #define AR9285_GPIO_IN_VAL_S … #define AR9287_GPIO_IN_VAL … #define AR9287_GPIO_IN_VAL_S … #define AR9271_GPIO_IN_VAL … #define AR9271_GPIO_IN_VAL_S … #define AR7010_GPIO_IN_VAL … #define AR7010_GPIO_IN_VAL_S … #define AR_GPIO_IN(_ah) … #define AR9300_GPIO_IN_VAL … #define AR9300_GPIO_IN_VAL_S … #define AR_GPIO_OE_OUT(_ah) … #define AR_GPIO_OE_OUT_DRV … #define AR_GPIO_OE_OUT_DRV_NO … #define AR_GPIO_OE_OUT_DRV_LOW … #define AR_GPIO_OE_OUT_DRV_HI … #define AR_GPIO_OE_OUT_DRV_ALL … #define AR7010_GPIO_OE … #define AR7010_GPIO_OE_MASK … #define AR7010_GPIO_OE_AS_OUTPUT … #define AR7010_GPIO_OE_AS_INPUT … #define AR7010_GPIO_IN … #define AR7010_GPIO_OUT … #define AR7010_GPIO_SET … #define AR7010_GPIO_CLEAR … #define AR7010_GPIO_INT … #define AR7010_GPIO_INT_TYPE … #define AR7010_GPIO_INT_POLARITY … #define AR7010_GPIO_PENDING … #define AR7010_GPIO_INT_MASK … #define AR7010_GPIO_FUNCTION … #define AR_GPIO_INTR_POL(_ah) … #define AR_GPIO_INTR_POL_VAL … #define AR_GPIO_INTR_POL_VAL_S … #define AR_GPIO_INPUT_EN_VAL(_ah) … #define AR_GPIO_INPUT_EN_VAL_BT_PRIORITY_DEF … #define AR_GPIO_INPUT_EN_VAL_BT_PRIORITY_S … #define AR_GPIO_INPUT_EN_VAL_BT_FREQUENCY_DEF … #define AR_GPIO_INPUT_EN_VAL_BT_FREQUENCY_S … #define AR_GPIO_INPUT_EN_VAL_BT_ACTIVE_DEF … #define AR_GPIO_INPUT_EN_VAL_BT_ACTIVE_S … #define AR_GPIO_INPUT_EN_VAL_RFSILENT_DEF … #define AR_GPIO_INPUT_EN_VAL_RFSILENT_DEF_S … #define AR_GPIO_INPUT_EN_VAL_BT_PRIORITY_BB … #define AR_GPIO_INPUT_EN_VAL_BT_PRIORITY_BB_S … #define AR_GPIO_INPUT_EN_VAL_BT_ACTIVE_BB … #define AR_GPIO_INPUT_EN_VAL_BT_ACTIVE_BB_S … #define AR_GPIO_INPUT_EN_VAL_RFSILENT_BB … #define AR_GPIO_INPUT_EN_VAL_RFSILENT_BB_S … #define AR_GPIO_RTC_RESET_OVERRIDE_ENABLE … #define AR_GPIO_JTAG_DISABLE … #define AR_GPIO_INPUT_MUX1(_ah) … #define AR_GPIO_INPUT_MUX1_BT_ACTIVE … #define AR_GPIO_INPUT_MUX1_BT_ACTIVE_S … #define AR_GPIO_INPUT_MUX1_BT_PRIORITY … #define AR_GPIO_INPUT_MUX1_BT_PRIORITY_S … #define AR_GPIO_INPUT_MUX2(_ah) … #define AR_GPIO_INPUT_MUX2_CLK25 … #define AR_GPIO_INPUT_MUX2_CLK25_S … #define AR_GPIO_INPUT_MUX2_RFSILENT … #define AR_GPIO_INPUT_MUX2_RFSILENT_S … #define AR_GPIO_INPUT_MUX2_RTC_RESET … #define AR_GPIO_INPUT_MUX2_RTC_RESET_S … #define AR_GPIO_OUTPUT_MUX1(_ah) … #define AR_GPIO_OUTPUT_MUX2(_ah) … #define AR_GPIO_OUTPUT_MUX3(_ah) … #define AR_INPUT_STATE(_ah) … #define AR_EEPROM_STATUS_DATA(_ah) … #define AR_EEPROM_STATUS_DATA_VAL … #define AR_EEPROM_STATUS_DATA_VAL_S … #define AR_EEPROM_STATUS_DATA_BUSY … #define AR_EEPROM_STATUS_DATA_BUSY_ACCESS … #define AR_EEPROM_STATUS_DATA_PROT_ACCESS … #define AR_EEPROM_STATUS_DATA_ABSENT_ACCESS … #define AR_OBS(_ah) … #define AR_GPIO_PDPU(_ah) … #define AR_PCIE_MSI(_ah) … #define AR_PCIE_MSI_ENABLE … #define AR_PCIE_MSI_HW_DBI_WR_EN … #define AR_PCIE_MSI_HW_INT_PENDING_ADDR … #define AR_PCIE_MSI_HW_INT_PENDING_ADDR_MSI_64 … #define AR_INTR_PRIO_TX … #define AR_INTR_PRIO_RXLP … #define AR_INTR_PRIO_RXHP … #define AR_INTR_PRIO_SYNC_ENABLE(_ah) … #define AR_INTR_PRIO_ASYNC_MASK(_ah) … #define AR_INTR_PRIO_SYNC_MASK(_ah) … #define AR_INTR_PRIO_ASYNC_ENABLE(_ah) … #define AR_ENT_OTP … #define AR_ENT_OTP_CHAIN2_DISABLE … #define AR_ENT_OTP_49GHZ_DISABLE … #define AR_ENT_OTP_MIN_PKT_SIZE_DISABLE … #define AR_CH0_BB_DPLL1 … #define AR_CH0_BB_DPLL1_REFDIV … #define AR_CH0_BB_DPLL1_REFDIV_S … #define AR_CH0_BB_DPLL1_NINI … #define AR_CH0_BB_DPLL1_NINI_S … #define AR_CH0_BB_DPLL1_NFRAC … #define AR_CH0_BB_DPLL1_NFRAC_S … #define AR_CH0_BB_DPLL2 … #define AR_CH0_BB_DPLL2_LOCAL_PLL … #define AR_CH0_BB_DPLL2_LOCAL_PLL_S … #define AR_CH0_DPLL2_KI … #define AR_CH0_DPLL2_KI_S … #define AR_CH0_DPLL2_KD … #define AR_CH0_DPLL2_KD_S … #define AR_CH0_BB_DPLL2_EN_NEGTRIG … #define AR_CH0_BB_DPLL2_EN_NEGTRIG_S … #define AR_CH0_BB_DPLL2_PLL_PWD … #define AR_CH0_BB_DPLL2_PLL_PWD_S … #define AR_CH0_BB_DPLL2_OUTDIV … #define AR_CH0_BB_DPLL2_OUTDIV_S … #define AR_CH0_BB_DPLL3 … #define AR_CH0_BB_DPLL3_PHASE_SHIFT … #define AR_CH0_BB_DPLL3_PHASE_SHIFT_S … #define AR_CH0_DDR_DPLL2 … #define AR_CH0_DDR_DPLL3 … #define AR_CH0_DPLL3_PHASE_SHIFT … #define AR_CH0_DPLL3_PHASE_SHIFT_S … #define AR_PHY_CCA_NOM_VAL_2GHZ … #define AR_RTC_9300_SOC_PLL_DIV_INT … #define AR_RTC_9300_SOC_PLL_DIV_INT_S … #define AR_RTC_9300_SOC_PLL_DIV_FRAC … #define AR_RTC_9300_SOC_PLL_DIV_FRAC_S … #define AR_RTC_9300_SOC_PLL_REFDIV … #define AR_RTC_9300_SOC_PLL_REFDIV_S … #define AR_RTC_9300_SOC_PLL_CLKSEL … #define AR_RTC_9300_SOC_PLL_CLKSEL_S … #define AR_RTC_9300_SOC_PLL_BYPASS … #define AR_RTC_9300_PLL_DIV … #define AR_RTC_9300_PLL_DIV_S … #define AR_RTC_9300_PLL_REFDIV … #define AR_RTC_9300_PLL_REFDIV_S … #define AR_RTC_9300_PLL_CLKSEL … #define AR_RTC_9300_PLL_CLKSEL_S … #define AR_RTC_9300_PLL_BYPASS … #define AR_RTC_9160_PLL_DIV … #define AR_RTC_9160_PLL_DIV_S … #define AR_RTC_9160_PLL_REFDIV … #define AR_RTC_9160_PLL_REFDIV_S … #define AR_RTC_9160_PLL_CLKSEL … #define AR_RTC_9160_PLL_CLKSEL_S … #define AR_RTC_BASE … #define AR_RTC_RC(_ah) … #define AR_RTC_RC_M … #define AR_RTC_RC_MAC_WARM … #define AR_RTC_RC_MAC_COLD … #define AR_RTC_RC_COLD_RESET … #define AR_RTC_RC_WARM_RESET … /* Crystal Control */ #define AR_RTC_XTAL_CONTROL … /* Reg Control 0 */ #define AR_RTC_REG_CONTROL0 … /* Reg Control 1 */ #define AR_RTC_REG_CONTROL1 … #define AR_RTC_REG_CONTROL1_SWREG_PROGRAM … #define AR_RTC_PLL_CONTROL(_ah) … #define AR_RTC_PLL_CONTROL2 … #define AR_RTC_PLL_DIV … #define AR_RTC_PLL_DIV_S … #define AR_RTC_PLL_DIV2 … #define AR_RTC_PLL_REFDIV_5 … #define AR_RTC_PLL_CLKSEL … #define AR_RTC_PLL_CLKSEL_S … #define AR_RTC_PLL_BYPASS … #define AR_RTC_PLL_NOPWD … #define AR_RTC_PLL_NOPWD_S … #define PLL3 … #define PLL3_DO_MEAS_MASK … #define PLL4 … #define PLL4_MEAS_DONE … #define SQSUM_DVC_MASK … #define AR_RTC_RESET(_ah) … #define AR_RTC_RESET_EN … #define AR_RTC_STATUS(_ah) … #define AR_RTC_STATUS_M(_ah) … #define AR_RTC_PM_STATUS_M … #define AR_RTC_STATUS_SHUTDOWN … #define AR_RTC_STATUS_ON … #define AR_RTC_STATUS_SLEEP … #define AR_RTC_STATUS_WAKEUP … #define AR_RTC_SLEEP_CLK(_ah) … #define AR_RTC_FORCE_DERIVED_CLK … #define AR_RTC_FORCE_SWREG_PRD … #define AR_RTC_FORCE_WAKE(_ah) … #define AR_RTC_FORCE_WAKE_EN … #define AR_RTC_FORCE_WAKE_ON_INT … #define AR_RTC_INTR_CAUSE(_ah) … #define AR_RTC_INTR_ENABLE(_ah) … #define AR_RTC_INTR_MASK(_ah) … #define AR_RTC_KEEP_AWAKE … /* RTC_DERIVED_* - only for AR9100 */ #define AR_RTC_DERIVED_CLK(_ah) … #define AR_RTC_DERIVED_CLK_PERIOD … #define AR_RTC_DERIVED_CLK_PERIOD_S … #define AR_SEQ_MASK … #define AR_AN_RF2G1_CH0 … #define AR_AN_RF2G1_CH0_OB … #define AR_AN_RF2G1_CH0_OB_S … #define AR_AN_RF2G1_CH0_DB … #define AR_AN_RF2G1_CH0_DB_S … #define AR_AN_RF5G1_CH0 … #define AR_AN_RF5G1_CH0_OB5 … #define AR_AN_RF5G1_CH0_OB5_S … #define AR_AN_RF5G1_CH0_DB5 … #define AR_AN_RF5G1_CH0_DB5_S … #define AR_AN_RF2G1_CH1 … #define AR_AN_RF2G1_CH1_OB … #define AR_AN_RF2G1_CH1_OB_S … #define AR_AN_RF2G1_CH1_DB … #define AR_AN_RF2G1_CH1_DB_S … #define AR_AN_RF5G1_CH1 … #define AR_AN_RF5G1_CH1_OB5 … #define AR_AN_RF5G1_CH1_OB5_S … #define AR_AN_RF5G1_CH1_DB5 … #define AR_AN_RF5G1_CH1_DB5_S … #define AR_AN_TOP1 … #define AR_AN_TOP1_DACIPMODE … #define AR_AN_TOP1_DACIPMODE_S … #define AR_AN_TOP2 … #define AR_AN_TOP2_XPABIAS_LVL … #define AR_AN_TOP2_XPABIAS_LVL_S … #define AR_AN_TOP2_LOCALBIAS … #define AR_AN_TOP2_LOCALBIAS_S … #define AR_AN_TOP2_PWDCLKIND … #define AR_AN_TOP2_PWDCLKIND_S … #define AR_AN_SYNTH9 … #define AR_AN_SYNTH9_REFDIVA … #define AR_AN_SYNTH9_REFDIVA_S … #define AR9285_AN_RF2G1 … #define AR9285_AN_RF2G1_ENPACAL … #define AR9285_AN_RF2G1_ENPACAL_S … #define AR9285_AN_RF2G1_PDPADRV1 … #define AR9285_AN_RF2G1_PDPADRV1_S … #define AR9285_AN_RF2G1_PDPADRV2 … #define AR9285_AN_RF2G1_PDPADRV2_S … #define AR9285_AN_RF2G1_PDPAOUT … #define AR9285_AN_RF2G1_PDPAOUT_S … #define AR9285_AN_RF2G2 … #define AR9285_AN_RF2G2_OFFCAL … #define AR9285_AN_RF2G2_OFFCAL_S … #define AR9285_AN_RF2G3 … #define AR9285_AN_RF2G3_PDVCCOMP … #define AR9285_AN_RF2G3_PDVCCOMP_S … #define AR9285_AN_RF2G3_OB_0 … #define AR9285_AN_RF2G3_OB_0_S … #define AR9285_AN_RF2G3_OB_1 … #define AR9285_AN_RF2G3_OB_1_S … #define AR9285_AN_RF2G3_OB_2 … #define AR9285_AN_RF2G3_OB_2_S … #define AR9285_AN_RF2G3_OB_3 … #define AR9285_AN_RF2G3_OB_3_S … #define AR9285_AN_RF2G3_OB_4 … #define AR9285_AN_RF2G3_OB_4_S … #define AR9285_AN_RF2G3_DB1_0 … #define AR9285_AN_RF2G3_DB1_0_S … #define AR9285_AN_RF2G3_DB1_1 … #define AR9285_AN_RF2G3_DB1_1_S … #define AR9285_AN_RF2G3_DB1_2 … #define AR9285_AN_RF2G3_DB1_2_S … #define AR9285_AN_RF2G4 … #define AR9285_AN_RF2G4_DB1_3 … #define AR9285_AN_RF2G4_DB1_3_S … #define AR9285_AN_RF2G4_DB1_4 … #define AR9285_AN_RF2G4_DB1_4_S … #define AR9285_AN_RF2G4_DB2_0 … #define AR9285_AN_RF2G4_DB2_0_S … #define AR9285_AN_RF2G4_DB2_1 … #define AR9285_AN_RF2G4_DB2_1_S … #define AR9285_AN_RF2G4_DB2_2 … #define AR9285_AN_RF2G4_DB2_2_S … #define AR9285_AN_RF2G4_DB2_3 … #define AR9285_AN_RF2G4_DB2_3_S … #define AR9285_AN_RF2G4_DB2_4 … #define AR9285_AN_RF2G4_DB2_4_S … #define AR9285_RF2G5 … #define AR9285_RF2G5_IC50TX … #define AR9285_RF2G5_IC50TX_SET … #define AR9285_RF2G5_IC50TX_XE_SET … #define AR9285_RF2G5_IC50TX_CLEAR … #define AR9285_RF2G5_IC50TX_CLEAR_S … /* AR9271 : 0x7828, 0x782c different setting from AR9285 */ #define AR9271_AN_RF2G3_OB_cck … #define AR9271_AN_RF2G3_OB_cck_S … #define AR9271_AN_RF2G3_OB_psk … #define AR9271_AN_RF2G3_OB_psk_S … #define AR9271_AN_RF2G3_OB_qam … #define AR9271_AN_RF2G3_OB_qam_S … #define AR9271_AN_RF2G3_DB_1 … #define AR9271_AN_RF2G3_DB_1_S … #define AR9271_AN_RF2G3_CCOMP … #define AR9271_AN_RF2G3_CCOMP_S … #define AR9271_AN_RF2G4_DB_2 … #define AR9271_AN_RF2G4_DB_2_S … #define AR9285_AN_RF2G6 … #define AR9285_AN_RF2G6_CCOMP … #define AR9285_AN_RF2G6_CCOMP_S … #define AR9285_AN_RF2G6_OFFS … #define AR9285_AN_RF2G6_OFFS_S … #define AR9271_AN_RF2G6_OFFS … #define AR9271_AN_RF2G6_OFFS_S … #define AR9285_AN_RF2G7 … #define AR9285_AN_RF2G7_PWDDB … #define AR9285_AN_RF2G7_PWDDB_S … #define AR9285_AN_RF2G7_PADRVGN2TAB0 … #define AR9285_AN_RF2G7_PADRVGN2TAB0_S … #define AR9285_AN_RF2G8 … #define AR9285_AN_RF2G8_PADRVGN2TAB0 … #define AR9285_AN_RF2G8_PADRVGN2TAB0_S … #define AR9285_AN_RF2G9 … #define AR9285_AN_RXTXBB1 … #define AR9285_AN_RXTXBB1_PDRXTXBB1 … #define AR9285_AN_RXTXBB1_PDRXTXBB1_S … #define AR9285_AN_RXTXBB1_PDV2I … #define AR9285_AN_RXTXBB1_PDV2I_S … #define AR9285_AN_RXTXBB1_PDDACIF … #define AR9285_AN_RXTXBB1_PDDACIF_S … #define AR9285_AN_RXTXBB1_SPARE9 … #define AR9285_AN_RXTXBB1_SPARE9_S … #define AR9285_AN_TOP2 … #define AR9285_AN_TOP3 … #define AR9285_AN_TOP3_XPABIAS_LVL … #define AR9285_AN_TOP3_XPABIAS_LVL_S … #define AR9285_AN_TOP3_PWDDAC … #define AR9285_AN_TOP3_PWDDAC_S … #define AR9285_AN_TOP4 … #define AR9285_AN_TOP4_DEFAULT … #define AR9287_AN_RF2G3_CH0 … #define AR9287_AN_RF2G3_CH1 … #define AR9287_AN_RF2G3_DB1 … #define AR9287_AN_RF2G3_DB1_S … #define AR9287_AN_RF2G3_DB2 … #define AR9287_AN_RF2G3_DB2_S … #define AR9287_AN_RF2G3_OB_CCK … #define AR9287_AN_RF2G3_OB_CCK_S … #define AR9287_AN_RF2G3_OB_PSK … #define AR9287_AN_RF2G3_OB_PSK_S … #define AR9287_AN_RF2G3_OB_QAM … #define AR9287_AN_RF2G3_OB_QAM_S … #define AR9287_AN_RF2G3_OB_PAL_OFF … #define AR9287_AN_RF2G3_OB_PAL_OFF_S … #define AR9287_AN_TXPC0 … #define AR9287_AN_TXPC0_TXPCMODE … #define AR9287_AN_TXPC0_TXPCMODE_S … #define AR9287_AN_TXPC0_TXPCMODE_NORMAL … #define AR9287_AN_TXPC0_TXPCMODE_TEST … #define AR9287_AN_TXPC0_TXPCMODE_TEMPSENSE … #define AR9287_AN_TXPC0_TXPCMODE_ATBTEST … #define AR9287_AN_TOP2 … #define AR9287_AN_TOP2_XPABIAS_LVL … #define AR9287_AN_TOP2_XPABIAS_LVL_S … /* AR9271 specific stuff */ #define AR9271_RESET_POWER_DOWN_CONTROL … #define AR9271_RADIO_RF_RST … #define AR9271_GATE_MAC_CTL … #define AR_STA_ID1_STA_AP … #define AR_STA_ID1_ADHOC … #define AR_STA_ID1_PWR_SAV … #define AR_STA_ID1_KSRCHDIS … #define AR_STA_ID1_PCF … #define AR_STA_ID1_USE_DEFANT … #define AR_STA_ID1_DEFANT_UPDATE … #define AR_STA_ID1_AR9100_BA_FIX … #define AR_STA_ID1_RTS_USE_DEF … #define AR_STA_ID1_ACKCTS_6MB … #define AR_STA_ID1_BASE_RATE_11B … #define AR_STA_ID1_SECTOR_SELF_GEN … #define AR_STA_ID1_CRPT_MIC_ENABLE … #define AR_STA_ID1_KSRCH_MODE … #define AR_STA_ID1_PRESERVE_SEQNUM … #define AR_STA_ID1_CBCIV_ENDIAN … #define AR_STA_ID1_MCAST_KSRCH … #define AR_BSS_ID0 … #define AR_BSS_ID1 … #define AR_BSS_ID1_U16 … #define AR_BSS_ID1_AID … #define AR_BSS_ID1_AID_S … #define AR_BCN_RSSI_AVE … #define AR_BCN_RSSI_AVE_MASK … #define AR_TIME_OUT … #define AR_TIME_OUT_ACK … #define AR_TIME_OUT_ACK_S … #define AR_TIME_OUT_CTS … #define AR_TIME_OUT_CTS_S … #define AR_RSSI_THR … #define AR_RSSI_THR_MASK … #define AR_RSSI_THR_BM_THR … #define AR_RSSI_THR_BM_THR_S … #define AR_RSSI_BCN_WEIGHT … #define AR_RSSI_BCN_WEIGHT_S … #define AR_RSSI_BCN_RSSI_RST … #define AR_USEC … #define AR_USEC_USEC … #define AR_USEC_TX_LAT … #define AR_USEC_TX_LAT_S … #define AR_USEC_RX_LAT … #define AR_USEC_RX_LAT_S … #define AR_USEC_ASYNC_FIFO … #define AR_RESET_TSF … #define AR_RESET_TSF_ONCE … #define AR_RESET_TSF2_ONCE … #define AR_MAX_CFP_DUR … #define AR_CFP_VAL … #define AR_RX_FILTER … #define AR_MCAST_FIL0 … #define AR_MCAST_FIL1 … /* * AR_DIAG_SW - Register which can be used for diagnostics and testing purposes. * * The force RX abort (AR_DIAG_RX_ABORT, bit 25) can be used in conjunction with * RX block (AR_DIAG_RX_DIS, bit 5) to help fast channel change to shut down * receive. The force RX abort bit will kill any frame which is currently being * transferred between the MAC and baseband. The RX block bit (AR_DIAG_RX_DIS) * will prevent any new frames from getting started. */ #define AR_DIAG_SW … #define AR_DIAG_CACHE_ACK … #define AR_DIAG_ACK_DIS … #define AR_DIAG_CTS_DIS … #define AR_DIAG_ENCRYPT_DIS … #define AR_DIAG_DECRYPT_DIS … #define AR_DIAG_RX_DIS … #define AR_DIAG_LOOP_BACK … #define AR_DIAG_CORR_FCS … #define AR_DIAG_CHAN_INFO … #define AR_DIAG_SCRAM_SEED … #define AR_DIAG_SCRAM_SEED_S … #define AR_DIAG_FRAME_NV0 … #define AR_DIAG_OBS_PT_SEL1 … #define AR_DIAG_OBS_PT_SEL1_S … #define AR_DIAG_OBS_PT_SEL2 … #define AR_DIAG_OBS_PT_SEL2_S … #define AR_DIAG_FORCE_RX_CLEAR … #define AR_DIAG_IGNORE_VIRT_CS … #define AR_DIAG_FORCE_CH_IDLE_HIGH … #define AR_DIAG_EIFS_CTRL_ENA … #define AR_DIAG_DUAL_CHAIN_INFO … #define AR_DIAG_RX_ABORT … #define AR_DIAG_SATURATE_CYCLE_CNT … #define AR_DIAG_OBS_PT_SEL2 … #define AR_DIAG_RX_CLEAR_CTL_LOW … #define AR_DIAG_RX_CLEAR_EXT_LOW … #define AR_TSF_L32 … #define AR_TSF_U32 … #define AR_TST_ADDAC … #define AR_DEF_ANTENNA … #define AR_AES_MUTE_MASK0 … #define AR_AES_MUTE_MASK0_FC … #define AR_AES_MUTE_MASK0_QOS … #define AR_AES_MUTE_MASK0_QOS_S … #define AR_AES_MUTE_MASK1 … #define AR_AES_MUTE_MASK1_SEQ … #define AR_AES_MUTE_MASK1_FC_MGMT … #define AR_AES_MUTE_MASK1_FC_MGMT_S … #define AR_GATED_CLKS … #define AR_GATED_CLKS_TX … #define AR_GATED_CLKS_RX … #define AR_GATED_CLKS_REG … #define AR_OBS_BUS_CTRL … #define AR_OBS_BUS_SEL_1 … #define AR_OBS_BUS_SEL_2 … #define AR_OBS_BUS_SEL_3 … #define AR_OBS_BUS_SEL_4 … #define AR_OBS_BUS_SEL_5 … #define AR_OBS_BUS_1 … #define AR_OBS_BUS_1_PCU … #define AR_OBS_BUS_1_RX_END … #define AR_OBS_BUS_1_RX_WEP … #define AR_OBS_BUS_1_RX_BEACON … #define AR_OBS_BUS_1_RX_FILTER … #define AR_OBS_BUS_1_TX_HCF … #define AR_OBS_BUS_1_QUIET_TIME … #define AR_OBS_BUS_1_CHAN_IDLE … #define AR_OBS_BUS_1_TX_HOLD … #define AR_OBS_BUS_1_TX_FRAME … #define AR_OBS_BUS_1_RX_FRAME … #define AR_OBS_BUS_1_RX_CLEAR … #define AR_OBS_BUS_1_WEP_STATE … #define AR_OBS_BUS_1_WEP_STATE_S … #define AR_OBS_BUS_1_RX_STATE … #define AR_OBS_BUS_1_RX_STATE_S … #define AR_OBS_BUS_1_TX_STATE … #define AR_OBS_BUS_1_TX_STATE_S … #define AR_LAST_TSTP … #define AR_NAV … #define AR_RTS_OK … #define AR_RTS_FAIL … #define AR_ACK_FAIL … #define AR_FCS_FAIL … #define AR_BEACON_CNT … #define AR_SLEEP1 … #define AR_SLEEP1_ASSUME_DTIM … #define AR_SLEEP1_CAB_TIMEOUT … #define AR_SLEEP1_CAB_TIMEOUT_S … #define AR_SLEEP2 … #define AR_SLEEP2_BEACON_TIMEOUT … #define AR_SLEEP2_BEACON_TIMEOUT_S … #define AR_TPC … #define AR_TPC_ACK … #define AR_TPC_ACK_S … #define AR_TPC_CTS … #define AR_TPC_CTS_S … #define AR_TPC_CHIRP … #define AR_TPC_CHIRP_S … #define AR_TPC_RPT … #define AR_TPC_RPT_S … #define AR_QUIET1 … #define AR_QUIET1_NEXT_QUIET_S … #define AR_QUIET1_NEXT_QUIET_M … #define AR_QUIET1_QUIET_ENABLE … #define AR_QUIET1_QUIET_ACK_CTS_ENABLE … #define AR_QUIET1_QUIET_ACK_CTS_ENABLE_S … #define AR_QUIET2 … #define AR_QUIET2_QUIET_PERIOD_S … #define AR_QUIET2_QUIET_PERIOD_M … #define AR_QUIET2_QUIET_DUR_S … #define AR_QUIET2_QUIET_DUR … #define AR_TSF_PARM … #define AR_TSF_INCREMENT_M … #define AR_TSF_INCREMENT_S … #define AR_QOS_NO_ACK … #define AR_QOS_NO_ACK_TWO_BIT … #define AR_QOS_NO_ACK_TWO_BIT_S … #define AR_QOS_NO_ACK_BIT_OFF … #define AR_QOS_NO_ACK_BIT_OFF_S … #define AR_QOS_NO_ACK_BYTE_OFF … #define AR_QOS_NO_ACK_BYTE_OFF_S … #define AR_PHY_ERR … #define AR_PHY_ERR_DCHIRP … #define AR_PHY_ERR_RADAR … #define AR_PHY_ERR_OFDM_TIMING … #define AR_PHY_ERR_CCK_TIMING … #define AR_RXFIFO_CFG … #define AR_MIC_QOS_CONTROL … #define AR_MIC_QOS_SELECT … #define AR_PCU_MISC … #define AR_PCU_FORCE_BSSID_MATCH … #define AR_PCU_MIC_NEW_LOC_ENA … #define AR_PCU_TX_ADD_TSF … #define AR_PCU_CCK_SIFS_MODE … #define AR_PCU_RX_ANT_UPDT … #define AR_PCU_TXOP_TBTT_LIMIT_ENA … #define AR_PCU_MISS_BCN_IN_SLEEP … #define AR_PCU_BUG_12306_FIX_ENA … #define AR_PCU_FORCE_QUIET_COLL … #define AR_PCU_TBTT_PROTECT … #define AR_PCU_CLEAR_VMF … #define AR_PCU_CLEAR_BA_VALID … #define AR_PCU_ALWAYS_PERFORM_KEYSEARCH … #define AR_PCU_BT_ANT_PREVENT_RX … #define AR_PCU_BT_ANT_PREVENT_RX_S … #define AR_FILT_OFDM … #define AR_FILT_OFDM_COUNT … #define AR_FILT_CCK … #define AR_FILT_CCK_COUNT … #define AR_PHY_ERR_1 … #define AR_PHY_ERR_1_COUNT … #define AR_PHY_ERR_MASK_1 … #define AR_PHY_ERR_2 … #define AR_PHY_ERR_2_COUNT … #define AR_PHY_ERR_MASK_2 … #define AR_PHY_COUNTMAX … #define AR_MIBCNT_INTRMASK … #define AR_TSFOOR_THRESHOLD … #define AR_TSFOOR_THRESHOLD_VAL … #define AR_PHY_ERR_EIFS_MASK … #define AR_PHY_ERR_3 … #define AR_PHY_ERR_3_COUNT … #define AR_PHY_ERR_MASK_3 … #define AR_BT_COEX_MODE … #define AR_BT_TIME_EXTEND … #define AR_BT_TIME_EXTEND_S … #define AR_BT_TXSTATE_EXTEND … #define AR_BT_TXSTATE_EXTEND_S … #define AR_BT_TX_FRAME_EXTEND … #define AR_BT_TX_FRAME_EXTEND_S … #define AR_BT_MODE … #define AR_BT_MODE_S … #define AR_BT_QUIET … #define AR_BT_QUIET_S … #define AR_BT_QCU_THRESH … #define AR_BT_QCU_THRESH_S … #define AR_BT_RX_CLEAR_POLARITY … #define AR_BT_RX_CLEAR_POLARITY_S … #define AR_BT_PRIORITY_TIME … #define AR_BT_PRIORITY_TIME_S … #define AR_BT_FIRST_SLOT_TIME … #define AR_BT_FIRST_SLOT_TIME_S … #define AR_BT_COEX_WEIGHT … #define AR_BT_COEX_WGHT … #define AR_STOMP_ALL_WLAN_WGHT … #define AR_STOMP_LOW_WLAN_WGHT … #define AR_STOMP_NONE_WLAN_WGHT … #define AR_BTCOEX_BT_WGHT … #define AR_BTCOEX_BT_WGHT_S … #define AR_BTCOEX_WL_WGHT … #define AR_BTCOEX_WL_WGHT_S … #define AR_BT_COEX_WL_WEIGHTS0 … #define AR_BT_COEX_WL_WEIGHTS1 … #define AR_MCI_COEX_WL_WEIGHTS(_i) … #define AR_BT_COEX_BT_WEIGHTS(_i) … #define AR9300_BT_WGHT … #define AR_BT_COEX_MODE2 … #define AR_BT_BCN_MISS_THRESH … #define AR_BT_BCN_MISS_THRESH_S … #define AR_BT_BCN_MISS_CNT … #define AR_BT_BCN_MISS_CNT_S … #define AR_BT_HOLD_RX_CLEAR … #define AR_BT_HOLD_RX_CLEAR_S … #define AR_BT_PROTECT_BT_AFTER_WAKEUP … #define AR_BT_PROTECT_BT_AFTER_WAKEUP_S … #define AR_BT_DISABLE_BT_ANT … #define AR_BT_DISABLE_BT_ANT_S … #define AR_BT_QUIET_2_WIRE … #define AR_BT_QUIET_2_WIRE_S … #define AR_BT_WL_ACTIVE_MODE … #define AR_BT_WL_ACTIVE_MODE_S … #define AR_BT_WL_TXRX_SEPARATE … #define AR_BT_WL_TXRX_SEPARATE_S … #define AR_BT_RS_DISCARD_EXTEND … #define AR_BT_RS_DISCARD_EXTEND_S … #define AR_BT_TSF_BT_ACTIVE_CTRL … #define AR_BT_TSF_BT_ACTIVE_CTRL_S … #define AR_BT_TSF_BT_PRIORITY_CTRL … #define AR_BT_TSF_BT_PRIORITY_CTRL_S … #define AR_BT_INTERRUPT_ENABLE … #define AR_BT_INTERRUPT_ENABLE_S … #define AR_BT_PHY_ERR_BT_COLL_ENABLE … #define AR_BT_PHY_ERR_BT_COLL_ENABLE_S … #define AR_TXSIFS … #define AR_TXSIFS_TIME … #define AR_TXSIFS_TX_LATENCY … #define AR_TXSIFS_TX_LATENCY_S … #define AR_TXSIFS_ACK_SHIFT … #define AR_TXSIFS_ACK_SHIFT_S … #define AR_BT_COEX_MODE3 … #define AR_BT_WL_ACTIVE_TIME … #define AR_BT_WL_ACTIVE_TIME_S … #define AR_BT_WL_QC_TIME … #define AR_BT_WL_QC_TIME_S … #define AR_BT_ALLOW_CONCURRENT_ACCESS … #define AR_BT_ALLOW_CONCURRENT_ACCESS_S … #define AR_BT_AGC_SATURATION_CNT_ENABLE … #define AR_BT_AGC_SATURATION_CNT_ENABLE_S … #define AR_TXOP_X … #define AR_TXOP_X_VAL … #define AR_TXOP_0_3 … #define AR_TXOP_4_7 … #define AR_TXOP_8_11 … #define AR_TXOP_12_15 … #define AR_NEXT_NDP2_TIMER … #define AR_GEN_TIMER_BANK_1_LEN … #define AR_FIRST_NDP_TIMER … #define AR_NDP2_PERIOD … #define AR_NDP2_TIMER_MODE … #define AR_GEN_TIMERS2_MODE_ENABLE_MASK … #define AR_GEN_TIMERS(_i) … #define AR_NEXT_TBTT_TIMER … #define AR_NEXT_DMA_BEACON_ALERT … #define AR_NEXT_SWBA … #define AR_NEXT_CFP … #define AR_NEXT_HCF … #define AR_NEXT_TIM … #define AR_NEXT_DTIM … #define AR_NEXT_QUIET_TIMER … #define AR_NEXT_NDP_TIMER … #define AR_BEACON_PERIOD … #define AR_DMA_BEACON_PERIOD … #define AR_SWBA_PERIOD … #define AR_HCF_PERIOD … #define AR_TIM_PERIOD … #define AR_DTIM_PERIOD … #define AR_QUIET_PERIOD … #define AR_NDP_PERIOD … #define AR_TIMER_MODE … #define AR_TBTT_TIMER_EN … #define AR_DBA_TIMER_EN … #define AR_SWBA_TIMER_EN … #define AR_HCF_TIMER_EN … #define AR_TIM_TIMER_EN … #define AR_DTIM_TIMER_EN … #define AR_QUIET_TIMER_EN … #define AR_NDP_TIMER_EN … #define AR_TIMER_OVERFLOW_INDEX … #define AR_TIMER_OVERFLOW_INDEX_S … #define AR_TIMER_THRESH … #define AR_TIMER_THRESH_S … #define AR_SLP32_MODE … #define AR_SLP32_HALF_CLK_LATENCY … #define AR_SLP32_ENA … #define AR_SLP32_TSF_WRITE_STATUS … #define AR_SLP32_WAKE … #define AR_SLP32_WAKE_XTL_TIME … #define AR_SLP32_INC … #define AR_SLP32_TST_INC … #define AR_SLP_CNT … #define AR_SLP_CYCLE_CNT … #define AR_SLP_MIB_CTRL … #define AR_SLP_MIB_CLEAR … #define AR_SLP_MIB_PENDING … #define AR_MAC_PCU_LOGIC_ANALYZER … #define AR_MAC_PCU_LOGIC_ANALYZER_DISBUG20768 … #define AR_2040_MODE … #define AR_2040_JOINED_RX_CLEAR … #define AR_EXTRCCNT … #define AR_SELFGEN_MASK … #define AR_PCU_TXBUF_CTRL … #define AR_PCU_TXBUF_CTRL_SIZE_MASK … #define AR_PCU_TXBUF_CTRL_USABLE_SIZE … #define AR_9285_PCU_TXBUF_CTRL_USABLE_SIZE … #define AR_9340_PCU_TXBUF_CTRL_USABLE_SIZE … #define AR_PCU_MISC_MODE2 … #define AR_PCU_MISC_MODE2_MGMT_CRYPTO_ENABLE … #define AR_PCU_MISC_MODE2_NO_CRYPTO_FOR_NON_DATA_PKT … #define AR_PCU_MISC_MODE2_RESERVED … #define AR_PCU_MISC_MODE2_ADHOC_MCAST_KEYID_ENABLE … #define AR_PCU_MISC_MODE2_CFP_IGNORE … #define AR_PCU_MISC_MODE2_MGMT_QOS … #define AR_PCU_MISC_MODE2_MGMT_QOS_S … #define AR_PCU_MISC_MODE2_ENABLE_LOAD_NAV_BEACON_DURATION … #define AR_PCU_MISC_MODE2_ENABLE_AGGWEP … #define AR_PCU_MISC_MODE2_HWWAR1 … #define AR_PCU_MISC_MODE2_HWWAR2 … #define AR_PCU_MISC_MODE2_RESERVED2 … #define AR_PCU_MISC_MODE3 … #define AR_MAC_PCU_ASYNC_FIFO_REG3 … #define AR_MAC_PCU_ASYNC_FIFO_REG3_DATAPATH_SEL … #define AR_MAC_PCU_ASYNC_FIFO_REG3_SOFT_RESET … #define AR_MAC_PCU_GEN_TIMER_TSF_SEL … #define AR_DIRECT_CONNECT … #define AR_DC_AP_STA_EN … #define AR_DC_TSF2_ENABLE … #define AR_AES_MUTE_MASK0 … #define AR_AES_MUTE_MASK0_FC … #define AR_AES_MUTE_MASK0_QOS … #define AR_AES_MUTE_MASK0_QOS_S … #define AR_AES_MUTE_MASK1 … #define AR_AES_MUTE_MASK1_SEQ … #define AR_AES_MUTE_MASK1_SEQ_S … #define AR_AES_MUTE_MASK1_FC_MGMT … #define AR_AES_MUTE_MASK1_FC_MGMT_S … #define AR_RATE_DURATION_0 … #define AR_RATE_DURATION_31 … #define AR_RATE_DURATION_32 … #define AR_RATE_DURATION(_n) … /* WoW - Wake On Wireless */ #define AR_PMCTRL_AUX_PWR_DET … #define AR_PMCTRL_D3COLD_VAUX … #define AR_PMCTRL_HOST_PME_EN … #define AR_PMCTRL_WOW_PME_CLR … #define AR_PMCTRL_PWR_STATE_MASK … #define AR_PMCTRL_PWR_STATE_D1D3 … #define AR_PMCTRL_PWR_STATE_D1D3_REAL … #define AR_PMCTRL_PWR_STATE_D0 … #define AR_PMCTRL_PWR_PM_CTRL_ENA … #define AR_WOW_BEACON_TIMO_MAX … #define AR9271_CORE_CLOCK … #define AR9271_TARGET_BAUD_RATE … #define AR_AGG_WEP_ENABLE_FIX … #define AR_ADHOC_MCAST_KEYID_ENABLE … #define AR_AGG_WEP_ENABLE … #define AR9300_SM_BASE … #define AR9002_PHY_AGC_CONTROL … #define AR9003_PHY_AGC_CONTROL … #define AR_PHY_AGC_CONTROL(_ah) … #define AR_PHY_AGC_CONTROL_CAL … #define AR_PHY_AGC_CONTROL_NF … #define AR_PHY_AGC_CONTROL_OFFSET_CAL … #define AR_PHY_AGC_CONTROL_ENABLE_NF … #define AR_PHY_AGC_CONTROL_FLTR_CAL … #define AR_PHY_AGC_CONTROL_NO_UPDATE_NF … #define AR_PHY_AGC_CONTROL_EXT_NF_PWR_MEAS … #define AR_PHY_AGC_CONTROL_CLC_SUCCESS … #define AR_PHY_AGC_CONTROL_PKDET_CAL … #define AR_PHY_AGC_CONTROL_YCOK_MAX … #define AR_PHY_AGC_CONTROL_YCOK_MAX_S … #endif
Codebase Browser
linux