/* SPDX-License-Identifier: ISC */ #ifndef __MT7603_REGS_H #define __MT7603_REGS_H #define MT_HW_REV … #define MT_HW_CHIPID … #define MT_TOP_MISC2 … #define MT_MCU_BASE … #define MT_MCU(ofs) … #define MT_MCU_PCIE_REMAP_1 … #define MT_MCU_PCIE_REMAP_1_OFFSET … #define MT_MCU_PCIE_REMAP_1_BASE … #define MT_MCU_PCIE_REMAP_2 … #define MT_MCU_PCIE_REMAP_2_OFFSET … #define MT_MCU_PCIE_REMAP_2_BASE … #define MT_HIF_BASE … #define MT_HIF(ofs) … #define MT_INT_SOURCE_CSR … #define MT_INT_MASK_CSR … #define MT_DELAY_INT_CFG … #define MT_INT_RX_DONE(_n) … #define MT_INT_RX_DONE_ALL … #define MT_INT_TX_DONE_ALL … #define MT_INT_TX_DONE(_n) … #define MT_INT_RX_COHERENT … #define MT_INT_TX_COHERENT … #define MT_INT_MAC_IRQ3 … #define MT_INT_MCU_CMD … #define MT_WPDMA_GLO_CFG … #define MT_WPDMA_GLO_CFG_TX_DMA_EN … #define MT_WPDMA_GLO_CFG_TX_DMA_BUSY … #define MT_WPDMA_GLO_CFG_RX_DMA_EN … #define MT_WPDMA_GLO_CFG_RX_DMA_BUSY … #define MT_WPDMA_GLO_CFG_DMA_BURST_SIZE … #define MT_WPDMA_GLO_CFG_TX_WRITEBACK_DONE … #define MT_WPDMA_GLO_CFG_BIG_ENDIAN … #define MT_WPDMA_GLO_CFG_HDR_SEG_LEN … #define MT_WPDMA_GLO_CFG_SW_RESET … #define MT_WPDMA_GLO_CFG_FORCE_TX_EOF … #define MT_WPDMA_GLO_CFG_CLK_GATE_DIS … #define MT_WPDMA_GLO_CFG_RX_2B_OFFSET … #define MT_WPDMA_RST_IDX … #define MT_WPDMA_DEBUG … #define MT_WPDMA_DEBUG_VALUE … #define MT_WPDMA_DEBUG_SEL … #define MT_WPDMA_DEBUG_IDX … #define MT_TX_RING_BASE … #define MT_RX_RING_BASE … #define MT_TXTIME_THRESH_BASE … #define MT_TXTIME_THRESH(n) … #define MT_PAGE_COUNT_BASE … #define MT_PAGE_COUNT(n) … #define MT_SCH_1 … #define MT_SCH_2 … #define MT_SCH_3 … #define MT_SCH_4 … #define MT_SCH_4_FORCE_QID … #define MT_SCH_4_BYPASS … #define MT_SCH_4_RESET … #define MT_GROUP_THRESH_BASE … #define MT_GROUP_THRESH(n) … #define MT_QUEUE_PRIORITY_1 … #define MT_QUEUE_PRIORITY_2 … #define MT_BMAP_0 … #define MT_BMAP_1 … #define MT_BMAP_2 … #define MT_HIGH_PRIORITY_1 … #define MT_HIGH_PRIORITY_2 … #define MT_PRIORITY_MASK … #define MT_RSV_MAX_THRESH … #define MT_PSE_BASE … #define MT_PSE(ofs) … #define MT_MCU_DEBUG_RESET … #define MT_MCU_DEBUG_RESET_PSE … #define MT_MCU_DEBUG_RESET_PSE_S … #define MT_MCU_DEBUG_RESET_QUEUES … #define MT_PSE_FC_P0 … #define MT_PSE_FC_P0_MIN_RESERVE … #define MT_PSE_FC_P0_MAX_QUOTA … #define MT_PSE_FRP … #define MT_PSE_FRP_P0 … #define MT_PSE_FRP_P1 … #define MT_PSE_FRP_P2_RQ0 … #define MT_PSE_FRP_P2_RQ1 … #define MT_PSE_FRP_P2_RQ2 … #define MT_FC_RSV_COUNT_0 … #define MT_FC_RSV_COUNT_0_P0 … #define MT_FC_RSV_COUNT_0_P1 … #define MT_FC_SP2_Q0Q1 … #define MT_FC_SP2_Q0Q1_SRC_COUNT_Q0 … #define MT_FC_SP2_Q0Q1_SRC_COUNT_Q1 … #define MT_PSE_FW_SHARED … #define MT_PSE_RTA … #define MT_PSE_RTA_QUEUE_ID … #define MT_PSE_RTA_PORT_ID … #define MT_PSE_RTA_REDIRECT_EN … #define MT_PSE_RTA_TAG_ID … #define MT_PSE_RTA_WRITE … #define MT_PSE_RTA_BUSY … #define MT_WF_PHY_BASE … #define MT_WF_PHY_OFFSET … #define MT_WF_PHY(ofs) … #define MT_AGC_BASE … #define MT_AGC(n) … #define MT_AGC1_BASE … #define MT_AGC1(n) … #define MT_AGC_41_RSSI_0 … #define MT_AGC_41_RSSI_1 … #define MT_RXTD_BASE … #define MT_RXTD(n) … #define MT_RXTD_6_ACI_TH … #define MT_RXTD_6_CCAED_TH … #define MT_RXTD_8_LOWER_SIGNAL … #define MT_RXTD_13_ACI_TH_EN … #define MT_WF_PHY_CR_TSSI_BASE … #define MT_WF_PHY_CR_TSSI(phy, n) … #define MT_PHYCTRL_BASE … #define MT_PHYCTRL(n) … #define MT_PHYCTRL_2_STATUS_RESET … #define MT_PHYCTRL_2_STATUS_EN … #define MT_PHYCTRL_STAT_PD … #define MT_PHYCTRL_STAT_PD_OFDM … #define MT_PHYCTRL_STAT_PD_CCK … #define MT_PHYCTRL_STAT_MDRDY … #define MT_PHYCTRL_STAT_MDRDY_OFDM … #define MT_PHYCTRL_STAT_MDRDY_CCK … #define MT_WF_AGG_BASE … #define MT_WF_AGG(ofs) … #define MT_AGG_ARCR … #define MT_AGG_ARCR_INIT_RATE1 … #define MT_AGG_ARCR_FB_SGI_DISABLE … #define MT_AGG_ARCR_RATE8_DOWN_WRAP … #define MT_AGG_ARCR_RTS_RATE_THR … #define MT_AGG_ARCR_RATE_DOWN_RATIO … #define MT_AGG_ARCR_RATE_DOWN_RATIO_EN … #define MT_AGG_ARCR_RATE_UP_EXTRA_TH … #define MT_AGG_ARCR_SPE_DIS_TH … #define MT_AGG_ARUCR … #define MT_AGG_ARDCR … #define MT_AGG_ARxCR_LIMIT_SHIFT(_n) … #define MT_AGG_ARxCR_LIMIT(_n) … #define MT_AGG_LIMIT … #define MT_AGG_LIMIT_1 … #define MT_AGG_LIMIT_AC(_n) … #define MT_AGG_BA_SIZE_LIMIT_0 … #define MT_AGG_BA_SIZE_LIMIT_1 … #define MT_AGG_BA_SIZE_LIMIT_SHIFT … #define MT_AGG_PCR … #define MT_AGG_PCR_MM … #define MT_AGG_PCR_GF … #define MT_AGG_PCR_BW40 … #define MT_AGG_PCR_RIFS … #define MT_AGG_PCR_BW80 … #define MT_AGG_PCR_BW160 … #define MT_AGG_PCR_ERP … #define MT_AGG_PCR_RTS … #define MT_AGG_PCR_RTS_THR … #define MT_AGG_PCR_RTS_PKT_THR … #define MT_AGG_ASRCR … #define MT_AGG_ASRCR_RANGE(val, n) … #define MT_AGG_CONTROL … #define MT_AGG_CONTROL_NO_BA_RULE … #define MT_AGG_CONTROL_NO_BA_AR_RULE … #define MT_AGG_CONTROL_CFEND_SPE_EN … #define MT_AGG_CONTROL_CFEND_RATE … #define MT_AGG_CONTROL_BAR_SPE_EN … #define MT_AGG_CONTROL_BAR_RATE … #define MT_AGG_TMP … #define MT_AGG_BWCR … #define MT_AGG_BWCR_BW … #define MT_AGG_RETRY_CONTROL … #define MT_AGG_RETRY_CONTROL_RTS_LIMIT … #define MT_AGG_RETRY_CONTROL_BAR_LIMIT … #define MT_WF_DMA_BASE … #define MT_WF_DMA(ofs) … #define MT_DMA_DCR0 … #define MT_DMA_DCR0_MAX_RX_LEN … #define MT_DMA_DCR0_DAMSDU … #define MT_DMA_DCR0_RX_VEC_DROP … #define MT_DMA_DCR1 … #define MT_DMA_FQCR0 … #define MT_DMA_FQCR0_TARGET_WCID … #define MT_DMA_FQCR0_TARGET_BSS … #define MT_DMA_FQCR0_TARGET_QID … #define MT_DMA_FQCR0_DEST_PORT_ID … #define MT_DMA_FQCR0_DEST_QUEUE_ID … #define MT_DMA_FQCR0_MODE … #define MT_DMA_FQCR0_STATUS … #define MT_DMA_FQCR0_BUSY … #define MT_DMA_RCFR0 … #define MT_DMA_VCFR0 … #define MT_DMA_TCFR0 … #define MT_DMA_TCFR1 … #define MT_DMA_TCFR_TXS_AGGR_TIMEOUT … #define MT_DMA_TCFR_TXS_QUEUE … #define MT_DMA_TCFR_TXS_AGGR_COUNT … #define MT_DMA_TCFR_TXS_BIT_MAP … #define MT_DMA_TMCFR0 … #define MT_WF_ARB_BASE … #define MT_WF_ARB(ofs) … #define MT_WMM_AIFSN … #define MT_WMM_AIFSN_MASK … #define MT_WMM_AIFSN_SHIFT(_n) … #define MT_WMM_CWMAX_BASE … #define MT_WMM_CWMAX(_n) … #define MT_WMM_CWMAX_SHIFT(_n) … #define MT_WMM_CWMAX_MASK … #define MT_WMM_CWMIN … #define MT_WMM_CWMIN_MASK … #define MT_WMM_CWMIN_SHIFT(_n) … #define MT_WF_ARB_RQCR … #define MT_WF_ARB_RQCR_RX_START … #define MT_WF_ARB_RQCR_RXV_START … #define MT_WF_ARB_RQCR_RXV_R_EN … #define MT_WF_ARB_RQCR_RXV_T_EN … #define MT_ARB_SCR … #define MT_ARB_SCR_BCNQ_OPMODE_MASK … #define MT_ARB_SCR_BCNQ_OPMODE_SHIFT(n) … #define MT_ARB_SCR_TX_DISABLE … #define MT_ARB_SCR_RX_DISABLE … #define MT_ARB_SCR_BCNQ_EMPTY_SKIP … #define MT_ARB_SCR_TTTT_BTIM_PRIO … #define MT_ARB_SCR_TBTT_BCN_PRIO … #define MT_ARB_SCR_TBTT_BCAST_PRIO … enum { … }; #define MT_WF_ARB_TX_START_0 … #define MT_WF_ARB_TX_START_1 … #define MT_WF_ARB_TX_FLUSH_0 … #define MT_WF_ARB_TX_FLUSH_1 … #define MT_WF_ARB_TX_STOP_0 … #define MT_WF_ARB_TX_STOP_1 … #define MT_WF_ARB_TX_FLUSH_AC0 … #define MT_WF_ARB_TX_FLUSH_AC1 … #define MT_WF_ARB_TX_FLUSH_AC2 … #define MT_WF_ARB_TX_FLUSH_AC3 … #define MT_WF_ARB_TX_FLUSH_AC4 … #define MT_WF_ARB_TX_FLUSH_AC5 … #define MT_WF_ARB_BCN_START … #define MT_WF_ARB_BCN_START_BSSn(n) … #define MT_WF_ARB_BCN_START_T_PRE_TTTT … #define MT_WF_ARB_BCN_START_T_TTTT … #define MT_WF_ARB_BCN_START_T_PRE_TBTT … #define MT_WF_ARB_BCN_START_T_TBTT … #define MT_WF_ARB_BCN_START_T_SLOT_IDLE … #define MT_WF_ARB_BCN_START_T_TX_START … #define MT_WF_ARB_BCN_START_BSS0n(n) … #define MT_WF_ARB_BCN_FLUSH … #define MT_WF_ARB_BCN_FLUSH_BSSn(n) … #define MT_WF_ARB_BCN_FLUSH_BSS0n(n) … #define MT_WF_ARB_CAB_START … #define MT_WF_ARB_CAB_START_BSSn(n) … #define MT_WF_ARB_CAB_START_BSS0n(n) … #define MT_WF_ARB_CAB_FLUSH … #define MT_WF_ARB_CAB_FLUSH_BSSn(n) … #define MT_WF_ARB_CAB_FLUSH_BSS0n(n) … #define MT_WF_ARB_CAB_COUNT(n) … #define MT_WF_ARB_CAB_COUNT_SHIFT … #define MT_WF_ARB_CAB_COUNT_MASK … #define MT_WF_ARB_CAB_COUNT_B0_REG(n) … #define MT_WF_ARB_CAB_COUNT_B0_SHIFT(n) … #define MT_TX_ABORT … #define MT_TX_ABORT_EN … #define MT_TX_ABORT_WCID … #define MT_WF_TMAC_BASE … #define MT_WF_TMAC(ofs) … #define MT_TMAC_TCR … #define MT_TMAC_TCR_BLINK_SEL … #define MT_TMAC_TCR_PRE_RTS_GUARD … #define MT_TMAC_TCR_PRE_RTS_SEC_IDLE … #define MT_TMAC_TCR_RTS_SIGTA … #define MT_TMAC_TCR_LDPC_OFS … #define MT_TMAC_TCR_TX_STREAMS … #define MT_TMAC_TCR_SCH_IDLE_SEL … #define MT_TMAC_TCR_SCH_DET_PER_IOD … #define MT_TMAC_TCR_DCH_DET_DISABLE … #define MT_TMAC_TCR_TX_RIFS … #define MT_TMAC_TCR_RX_RIFS_MODE … #define MT_TMAC_TCR_TXOP_TBTT_CTL … #define MT_TMAC_TCR_TBTT_TX_STOP_CTL … #define MT_TMAC_TCR_TXOP_BURST_STOP … #define MT_TMAC_TCR_RDG_RA_MODE … #define MT_TMAC_TCR_RDG_RESP … #define MT_TMAC_TCR_RDG_NO_PENDING … #define MT_TMAC_TCR_SMOOTHING … #define MT_WMM_TXOP_BASE … #define MT_WMM_TXOP(_n) … #define MT_WMM_TXOP_SHIFT(_n) … #define MT_WMM_TXOP_MASK … #define MT_TIMEOUT_CCK … #define MT_TIMEOUT_OFDM … #define MT_TIMEOUT_VAL_PLCP … #define MT_TIMEOUT_VAL_CCA … #define MT_TXREQ … #define MT_TXREQ_CCA_SRC_SEL … #define MT_RXREQ … #define MT_RXREQ_DELAY … #define MT_IFS … #define MT_IFS_EIFS … #define MT_IFS_RIFS … #define MT_IFS_SIFS … #define MT_IFS_SLOT … #define MT_TMAC_PCR … #define MT_TMAC_PCR_RATE … #define MT_TMAC_PCR_RATE_FIXED … #define MT_TMAC_PCR_ANT_ID … #define MT_TMAC_PCR_ANT_ID_SEL … #define MT_TMAC_PCR_SPE_EN … #define MT_TMAC_PCR_ANT_PRI … #define MT_TMAC_PCR_ANT_PRI_SEL … #define MT_WF_RMAC_BASE … #define MT_WF_RMAC(ofs) … #define MT_WF_RFCR … #define MT_WF_RFCR_DROP_STBC_MULTI … #define MT_WF_RFCR_DROP_FCSFAIL … #define MT_WF_RFCR_DROP_VERSION … #define MT_WF_RFCR_DROP_PROBEREQ … #define MT_WF_RFCR_DROP_MCAST … #define MT_WF_RFCR_DROP_BCAST … #define MT_WF_RFCR_DROP_MCAST_FILTERED … #define MT_WF_RFCR_DROP_A3_MAC … #define MT_WF_RFCR_DROP_A3_BSSID … #define MT_WF_RFCR_DROP_A2_BSSID … #define MT_WF_RFCR_DROP_OTHER_BEACON … #define MT_WF_RFCR_DROP_FRAME_REPORT … #define MT_WF_RFCR_DROP_CTL_RSV … #define MT_WF_RFCR_DROP_CTS … #define MT_WF_RFCR_DROP_RTS … #define MT_WF_RFCR_DROP_DUPLICATE … #define MT_WF_RFCR_DROP_OTHER_BSS … #define MT_WF_RFCR_DROP_OTHER_UC … #define MT_WF_RFCR_DROP_OTHER_TIM … #define MT_WF_RFCR_DROP_NDPA … #define MT_WF_RFCR_DROP_UNWANTED_CTL … #define MT_BSSID0(idx) … #define MT_BSSID1(idx) … #define MT_BSSID1_VALID … #define MT_MAC_ADDR0(idx) … #define MT_MAC_ADDR1(idx) … #define MT_MAC_ADDR1_ADDR … #define MT_MAC_ADDR1_VALID … #define MT_BA_CONTROL_0 … #define MT_BA_CONTROL_1 … #define MT_BA_CONTROL_1_ADDR … #define MT_BA_CONTROL_1_TID … #define MT_BA_CONTROL_1_IGNORE_TID … #define MT_BA_CONTROL_1_IGNORE_ALL … #define MT_BA_CONTROL_1_RESET … #define MT_WF_RMACDR … #define MT_WF_RMACDR_TSF_PROBERSP_DIS … #define MT_WF_RMACDR_TSF_TIM … #define MT_WF_RMACDR_MBSSID_MASK … #define MT_WF_RMACDR_CHECK_HTC_BY_RATE … #define MT_WF_RMACDR_MAXLEN_20BIT … #define MT_WF_RMAC_RMCR … #define MT_WF_RMAC_RMCR_SMPS_MODE … #define MT_WF_RMAC_RMCR_RX_STREAMS … #define MT_WF_RMAC_RMCR_SMPS_RTS … #define MT_WF_RMAC_CH_FREQ … #define MT_WF_RMAC_MAXMINLEN … #define MT_WF_RFCR1 … #define MT_WF_RMAC_TMR_PA … #define MT_WF_SEC_BASE … #define MT_WF_SEC(ofs) … #define MT_WF_CFG_OFF_BASE … #define MT_WF_CFG_OFF(ofs) … #define MT_WF_CFG_OFF_WOCCR … #define MT_WF_CFG_OFF_WOCCR_TMAC_GC_DIS … #define MT_SEC_SCR … #define MT_SEC_SCR_MASK_ORDER … #define MT_WTBL_OFF_BASE … #define MT_WTBL_OFF(n) … #define MT_WTBL_UPDATE … #define MT_WTBL_UPDATE_WLAN_IDX … #define MT_WTBL_UPDATE_WTBL2 … #define MT_WTBL_UPDATE_ADM_COUNT_CLEAR … #define MT_WTBL_UPDATE_RATE_UPDATE … #define MT_WTBL_UPDATE_TX_COUNT_CLEAR … #define MT_WTBL_UPDATE_RX_COUNT_CLEAR … #define MT_WTBL_UPDATE_BUSY … #define MT_WTBL_RMVTCR … #define MT_WTBL_RMVTCR_RX_MV_MODE … #define MT_LPON_BASE … #define MT_LPON(n) … #define MT_LPON_T0CR … #define MT_LPON_T0CR_MODE … #define MT_LPON_UTTR0 … #define MT_LPON_UTTR1 … #define MT_LPON_BTEIR … #define MT_LPON_BTEIR_MBSS_MODE … #define MT_PRE_TBTT … #define MT_PRE_TBTT_MASK … #define MT_PRE_TBTT_SHIFT … #define MT_TBTT … #define MT_TBTT_PERIOD … #define MT_TBTT_DTIM_PERIOD … #define MT_TBTT_TBTT_WAKE_PERIOD … #define MT_TBTT_DTIM_WAKE_PERIOD … #define MT_TBTT_CAL_ENABLE … #define MT_TBTT_TIMER_CFG … #define MT_LPON_SBTOR(n) … #define MT_LPON_SBTOR_SUB_BSS_EN … #define MT_LPON_SBTOR_TIME_OFFSET … #define MT_INT_WAKEUP_BASE … #define MT_INT_WAKEUP(n) … #define MT_HW_INT_STATUS(n) … #define MT_HW_INT_MASK(n) … #define MT_HW_INT3_TBTT0 … #define MT_HW_INT3_PRE_TBTT0 … #define MT_WTBL1_BASE … #define MT_WTBL_ON_BASE … #define MT_WTBL_ON(_n) … #define MT_WTBL_RIUCR0 … #define MT_WTBL_RIUCR1 … #define MT_WTBL_RIUCR1_RATE0 … #define MT_WTBL_RIUCR1_RATE1 … #define MT_WTBL_RIUCR1_RATE2_LO … #define MT_WTBL_RIUCR2 … #define MT_WTBL_RIUCR2_RATE2_HI … #define MT_WTBL_RIUCR2_RATE3 … #define MT_WTBL_RIUCR2_RATE4 … #define MT_WTBL_RIUCR2_RATE5_LO … #define MT_WTBL_RIUCR3 … #define MT_WTBL_RIUCR3_RATE5_HI … #define MT_WTBL_RIUCR3_RATE6 … #define MT_WTBL_RIUCR3_RATE7 … #define MT_MIB_BASE … #define MT_MIB(_n) … #define MT_MIB_CTL … #define MT_MIB_CTL_PSCCA_TIME … #define MT_MIB_CTL_CCA_NAV_TX … #define MT_MIB_CTL_ED_TIME … #define MT_MIB_CTL_READ_CLR_DIS … #define MT_MIB_STAT(_n) … #define MT_MIB_STAT_CCA … #define MT_MIB_STAT_CCA_MASK … #define MT_MIB_STAT_PSCCA … #define MT_MIB_STAT_PSCCA_MASK … #define MT_TX_AGG_CNT(n) … #define MT_MIB_STAT_ED … #define MT_MIB_STAT_ED_MASK … #define MT_PCIE_REMAP_BASE_1 … #define MT_PCIE_REMAP_BASE_2 … #define MT_TX_HW_QUEUE_MGMT … #define MT_TX_HW_QUEUE_MCU … #define MT_TX_HW_QUEUE_BCN … #define MT_TX_HW_QUEUE_BMC … #define MT_LED_BASE_PHYS … #define MT_LED_PHYS(_n) … #define MT_LED_CTRL … #define MT_LED_CTRL_REPLAY(_n) … #define MT_LED_CTRL_POLARITY(_n) … #define MT_LED_CTRL_TX_BLINK_MODE(_n) … #define MT_LED_CTRL_TX_MANUAL_BLINK(_n) … #define MT_LED_CTRL_TX_OVER_BLINK(_n) … #define MT_LED_CTRL_KICK(_n) … #define MT_LED_STATUS_0(_n) … #define MT_LED_STATUS_1(_n) … #define MT_LED_STATUS_OFF … #define MT_LED_STATUS_ON … #define MT_LED_STATUS_DURATION … #define MT_CLIENT_BASE_PHYS_ADDR … #define MT_CLIENT_TMAC_INFO_TEMPLATE … #define MT_CLIENT_STATUS … #define MT_CLIENT_RESET_TX … #define MT_CLIENT_RESET_TX_R_E_1 … #define MT_CLIENT_RESET_TX_R_E_2 … #define MT_CLIENT_RESET_TX_R_E_1_S … #define MT_CLIENT_RESET_TX_R_E_2_S … #define MT_EFUSE_BASE … #define MT_EFUSE_BASE_CTRL … #define MT_EFUSE_BASE_CTRL_EMPTY … #define MT_EFUSE_CTRL … #define MT_EFUSE_CTRL_AOUT … #define MT_EFUSE_CTRL_MODE … #define MT_EFUSE_CTRL_LDO_OFF_TIME … #define MT_EFUSE_CTRL_LDO_ON_TIME … #define MT_EFUSE_CTRL_AIN … #define MT_EFUSE_CTRL_VALID … #define MT_EFUSE_CTRL_KICK … #define MT_EFUSE_CTRL_SEL … #define MT_EFUSE_WDATA(_i) … #define MT_EFUSE_RDATA(_i) … #define MT_CLIENT_RXINF … #define MT_CLIENT_RXINF_RXSH_GROUPS … #define MT_PSE_BASE_PHYS_ADDR … #define MT_PSE_WTBL_2_PHYS_ADDR … #define MT_WTBL1_SIZE … #define MT_WTBL2_SIZE … #define MT_WTBL3_OFFSET … #define MT_WTBL3_SIZE … #define MT_WTBL4_OFFSET … #define MT_WTBL4_SIZE … #define MT_WTBL1_W0_ADDR_HI … #define MT_WTBL1_W0_MUAR_IDX … #define MT_WTBL1_W0_RX_CHECK_A1 … #define MT_WTBL1_W0_KEY_IDX … #define MT_WTBL1_W0_RX_CHECK_KEY_IDX … #define MT_WTBL1_W0_RX_KEY_VALID … #define MT_WTBL1_W0_RX_IK_VALID … #define MT_WTBL1_W0_RX_VALID … #define MT_WTBL1_W0_RX_CHECK_A2 … #define MT_WTBL1_W0_RX_DATA_VALID … #define MT_WTBL1_W0_WRITE_BURST … #define MT_WTBL1_W1_ADDR_LO … #define MT_WTBL1_W2_MPDU_DENSITY … #define MT_WTBL1_W2_KEY_TYPE … #define MT_WTBL1_W2_EVEN_PN … #define MT_WTBL1_W2_TO_DS … #define MT_WTBL1_W2_FROM_DS … #define MT_WTBL1_W2_HEADER_TRANS … #define MT_WTBL1_W2_AMPDU_FACTOR … #define MT_WTBL1_W2_PWR_MGMT … #define MT_WTBL1_W2_RDG … #define MT_WTBL1_W2_RTS … #define MT_WTBL1_W2_CFACK … #define MT_WTBL1_W2_RDG_BA … #define MT_WTBL1_W2_SMPS … #define MT_WTBL1_W2_TXS_BAF_REPORT … #define MT_WTBL1_W2_DYN_BW … #define MT_WTBL1_W2_LDPC … #define MT_WTBL1_W2_ITXBF … #define MT_WTBL1_W2_ETXBF … #define MT_WTBL1_W2_TXOP_PS … #define MT_WTBL1_W2_MESH … #define MT_WTBL1_W2_QOS … #define MT_WTBL1_W2_HT … #define MT_WTBL1_W2_VHT … #define MT_WTBL1_W2_ADMISSION_CONTROL … #define MT_WTBL1_W2_GROUP_ID … #define MT_WTBL1_W3_WTBL2_FRAME_ID … #define MT_WTBL1_W3_WTBL2_ENTRY_ID … #define MT_WTBL1_W3_WTBL4_FRAME_ID … #define MT_WTBL1_W3_CHECK_PER … #define MT_WTBL1_W3_KEEP_I_PSM … #define MT_WTBL1_W3_I_PSM … #define MT_WTBL1_W3_POWER_SAVE … #define MT_WTBL1_W3_SKIP_TX … #define MT_WTBL1_W4_WTBL3_FRAME_ID … #define MT_WTBL1_W4_WTBL3_ENTRY_ID … #define MT_WTBL1_W4_WTBL4_ENTRY_ID … #define MT_WTBL1_W4_PARTIAL_AID … #define MT_WTBL2_W0_PN_LO … #define MT_WTBL2_W1_PN_HI … #define MT_WTBL2_W1_NON_QOS_SEQNO … #define MT_WTBL2_W2_TID0_SN … #define MT_WTBL2_W2_TID1_SN … #define MT_WTBL2_W2_TID2_SN_LO … #define MT_WTBL2_W3_TID2_SN_HI … #define MT_WTBL2_W3_TID3_SN … #define MT_WTBL2_W3_TID4_SN … #define MT_WTBL2_W3_TID5_SN_LO … #define MT_WTBL2_W4_TID5_SN_HI … #define MT_WTBL2_W4_TID6_SN … #define MT_WTBL2_W4_TID7_SN … #define MT_WTBL2_W5_TX_COUNT_RATE1 … #define MT_WTBL2_W5_FAIL_COUNT_RATE1 … #define MT_WTBL2_W6_TX_COUNT_RATE2 … #define MT_WTBL2_W6_TX_COUNT_RATE3 … #define MT_WTBL2_W6_TX_COUNT_RATE4 … #define MT_WTBL2_W6_TX_COUNT_RATE5 … #define MT_WTBL2_W7_TX_COUNT_CUR_BW … #define MT_WTBL2_W7_FAIL_COUNT_CUR_BW … #define MT_WTBL2_W8_TX_COUNT_OTHER_BW … #define MT_WTBL2_W8_FAIL_COUNT_OTHER_BW … #define MT_WTBL2_W9_POWER_OFFSET … #define MT_WTBL2_W9_SPATIAL_EXT … #define MT_WTBL2_W9_ANT_PRIORITY … #define MT_WTBL2_W9_CC_BW_SEL … #define MT_WTBL2_W9_CHANGE_BW_RATE … #define MT_WTBL2_W9_BW_CAP … #define MT_WTBL2_W9_SHORT_GI_20 … #define MT_WTBL2_W9_SHORT_GI_40 … #define MT_WTBL2_W9_SHORT_GI_80 … #define MT_WTBL2_W9_SHORT_GI_160 … #define MT_WTBL2_W9_MPDU_FAIL_COUNT … #define MT_WTBL2_W9_MPDU_OK_COUNT … #define MT_WTBL2_W9_RATE_IDX … #define MT_WTBL2_W10_RATE1 … #define MT_WTBL2_W10_RATE2 … #define MT_WTBL2_W10_RATE3_LO … #define MT_WTBL2_W11_RATE3_HI … #define MT_WTBL2_W11_RATE4 … #define MT_WTBL2_W11_RATE5 … #define MT_WTBL2_W11_RATE6_LO … #define MT_WTBL2_W12_RATE6_HI … #define MT_WTBL2_W12_RATE7 … #define MT_WTBL2_W12_RATE8 … #define MT_WTBL2_W13_AVG_RCPI0 … #define MT_WTBL2_W13_AVG_RCPI1 … #define MT_WTBL2_W13_AVG_RCPI2 … #define MT_WTBL2_W14_CC_NOISE_1S … #define MT_WTBL2_W14_CC_NOISE_2S … #define MT_WTBL2_W14_CC_NOISE_3S … #define MT_WTBL2_W14_CHAN_EST_RMS … #define MT_WTBL2_W14_CC_NOISE_SEL … #define MT_WTBL2_W14_ANT_SEL … #define MT_WTBL2_W15_BA_WIN_SIZE … #define MT_WTBL2_W15_BA_WIN_SIZE_SHIFT … #define MT_WTBL2_W15_BA_EN_TIDS … #define MT_WTBL1_OR … #define MT_WTBL1_OR_PSM_WRITE … #endif
Codebase Browser
linux