/* SPDX-License-Identifier: ISC */ #ifndef __MT7603_MAC_H #define __MT7603_MAC_H #define MT_RXD0_LENGTH … #define MT_RXD0_PKT_TYPE … #define MT_RXD0_NORMAL_ETH_TYPE_OFS … #define MT_RXD0_NORMAL_IP_SUM … #define MT_RXD0_NORMAL_UDP_TCP_SUM … #define MT_RXD0_NORMAL_GROUP_1 … #define MT_RXD0_NORMAL_GROUP_2 … #define MT_RXD0_NORMAL_GROUP_3 … #define MT_RXD0_NORMAL_GROUP_4 … enum rx_pkt_type { … }; #define MT_RXD1_NORMAL_BSSID … #define MT_RXD1_NORMAL_PAYLOAD_FORMAT … #define MT_RXD1_NORMAL_HDR_TRANS … #define MT_RXD1_NORMAL_HDR_OFFSET … #define MT_RXD1_NORMAL_MAC_HDR_LEN … #define MT_RXD1_NORMAL_CH_FREQ … #define MT_RXD1_NORMAL_KEY_ID … #define MT_RXD1_NORMAL_BEACON_UC … #define MT_RXD1_NORMAL_BEACON_MC … #define MT_RXD1_NORMAL_BCAST … #define MT_RXD1_NORMAL_MCAST … #define MT_RXD1_NORMAL_U2M … #define MT_RXD1_NORMAL_HTC_VLD … #define MT_RXD2_NORMAL_NON_AMPDU … #define MT_RXD2_NORMAL_NON_AMPDU_SUB … #define MT_RXD2_NORMAL_NDATA … #define MT_RXD2_NORMAL_NULL_FRAME … #define MT_RXD2_NORMAL_FRAG … #define MT_RXD2_NORMAL_UDF_VALID … #define MT_RXD2_NORMAL_LLC_MIS … #define MT_RXD2_NORMAL_MAX_LEN_ERROR … #define MT_RXD2_NORMAL_AMSDU_ERR … #define MT_RXD2_NORMAL_LEN_MISMATCH … #define MT_RXD2_NORMAL_TKIP_MIC_ERR … #define MT_RXD2_NORMAL_ICV_ERR … #define MT_RXD2_NORMAL_CLM … #define MT_RXD2_NORMAL_CM … #define MT_RXD2_NORMAL_FCS_ERR … #define MT_RXD2_NORMAL_SW_BIT … #define MT_RXD2_NORMAL_SEC_MODE … #define MT_RXD2_NORMAL_TID … #define MT_RXD2_NORMAL_WLAN_IDX … #define MT_RXD3_NORMAL_PF_STS … #define MT_RXD3_NORMAL_PF_MODE … #define MT_RXD3_NORMAL_CLS_BITMAP … #define MT_RXD3_NORMAL_WOL … #define MT_RXD3_NORMAL_MAGIC_PKT … #define MT_RXD3_NORMAL_OFLD … #define MT_RXD3_NORMAL_CLS … #define MT_RXD3_NORMAL_PATTERN_DROP … #define MT_RXD3_NORMAL_TSF_COMPARE_LOSS … #define MT_RXD3_NORMAL_RXV_SEQ … #define MT_RXV1_VHTA1_B5_B4 … #define MT_RXV1_VHTA2_B8_B1 … #define MT_RXV1_HT_NO_SOUND … #define MT_RXV1_HT_SMOOTH … #define MT_RXV1_HT_SHORT_GI … #define MT_RXV1_HT_AGGR … #define MT_RXV1_VHTA1_B22 … #define MT_RXV1_FRAME_MODE … #define MT_RXV1_TX_MODE … #define MT_RXV1_HT_EXT_LTF … #define MT_RXV1_HT_AD_CODE … #define MT_RXV1_HT_STBC … #define MT_RXV1_TX_RATE … #define MT_RXV2_VHTA1_B16_B6 … #define MT_RXV2_LENGTH … #define MT_RXV3_F_AGC1_CAL_GAIN … #define MT_RXV3_F_AGC1_EQ_CAL … #define MT_RXV3_RCPI1 … #define MT_RXV3_F_AGC0_CAL_GAIN … #define MT_RXV3_F_AGC0_EQ_CAL … #define MT_RXV3_RCPI0 … #define MT_RXV3_SEL_ANT … #define MT_RXV3_ACI_DET_X … #define MT_RXV3_OFDM_FREQ_TRANS_DETECT … #define MT_RXV3_VHTA1_B21_B17 … #define MT_RXV4_F_AGC_CAL_GAIN … #define MT_RXV4_F_AGC2_EQ_CAL … #define MT_RXV4_IB_RSSI1 … #define MT_RXV4_F_AGC_LPF_GAIN_X … #define MT_RXV4_WB_RSSI_X … #define MT_RXV4_IB_RSSI0 … #define MT_RXV5_LTF_SNR0 … #define MT_RXV5_LTF_PROC_TIME … #define MT_RXV5_FOE … #define MT_RXV5_C_AGC_SATE … #define MT_RXV5_F_AGC_LNA_GAIN_0 … #define MT_RXV5_F_AGC_LNA_GAIN_1 … #define MT_RXV6_C_AGC_STATE … #define MT_RXV6_NS_TS_FIELD … #define MT_RXV6_RX_VALID … #define MT_RXV6_NF2 … #define MT_RXV6_NF1 … #define MT_RXV6_NF0 … enum mt7603_tx_header_format { … }; #define MT_TXD_SIZE … #define MT_TXD0_P_IDX … #define MT_TXD0_Q_IDX … #define MT_TXD0_UTXB … #define MT_TXD0_UNXV … #define MT_TXD0_UDP_TCP_SUM … #define MT_TXD0_IP_SUM … #define MT_TXD0_ETH_TYPE_OFFSET … #define MT_TXD0_TX_BYTES … #define MT_TXD1_OWN_MAC … #define MT_TXD1_PROTECTED … #define MT_TXD1_TID … #define MT_TXD1_NO_ACK … #define MT_TXD1_HDR_PAD … #define MT_TXD1_LONG_FORMAT … #define MT_TXD1_HDR_FORMAT … #define MT_TXD1_HDR_INFO … #define MT_TXD1_WLAN_IDX … #define MT_TXD2_FIX_RATE … #define MT_TXD2_TIMING_MEASURE … #define MT_TXD2_BA_DISABLE … #define MT_TXD2_POWER_OFFSET … #define MT_TXD2_MAX_TX_TIME … #define MT_TXD2_FRAG … #define MT_TXD2_HTC_VLD … #define MT_TXD2_DURATION … #define MT_TXD2_BIP … #define MT_TXD2_MULTICAST … #define MT_TXD2_RTS … #define MT_TXD2_SOUNDING … #define MT_TXD2_NDPA … #define MT_TXD2_NDP … #define MT_TXD2_FRAME_TYPE … #define MT_TXD2_SUB_TYPE … #define MT_TXD3_SN_VALID … #define MT_TXD3_PN_VALID … #define MT_TXD3_SEQ … #define MT_TXD3_REM_TX_COUNT … #define MT_TXD3_TX_COUNT … #define MT_TXD4_PN_LOW … #define MT_TXD5_PN_HIGH … #define MT_TXD5_SW_POWER_MGMT … #define MT_TXD5_BA_SEQ_CTRL … #define MT_TXD5_DA_SELECT … #define MT_TXD5_TX_STATUS_HOST … #define MT_TXD5_TX_STATUS_MCU … #define MT_TXD5_TX_STATUS_FMT … #define MT_TXD5_PID … #define MT_TXD6_SGI … #define MT_TXD6_LDPC … #define MT_TXD6_TX_RATE … #define MT_TXD6_I_TXBF … #define MT_TXD6_E_TXBF … #define MT_TXD6_DYN_BW … #define MT_TXD6_ANT_PRI … #define MT_TXD6_SPE_EN … #define MT_TXD6_FIXED_BW … #define MT_TXD6_BW … #define MT_TXD6_ANT_ID … #define MT_TXD6_FIXED_RATE … #define MT_TX_RATE_STBC … #define MT_TX_RATE_NSS … #define MT_TX_RATE_MODE … #define MT_TX_RATE_IDX … #define MT_TXS0_ANTENNA … #define MT_TXS0_TID … #define MT_TXS0_BA_ERROR … #define MT_TXS0_PS_FLAG … #define MT_TXS0_TXOP_TIMEOUT … #define MT_TXS0_BIP_ERROR … #define MT_TXS0_QUEUE_TIMEOUT … #define MT_TXS0_RTS_TIMEOUT … #define MT_TXS0_ACK_TIMEOUT … #define MT_TXS0_ACK_ERROR_MASK … #define MT_TXS0_TX_STATUS_HOST … #define MT_TXS0_TX_STATUS_MCU … #define MT_TXS0_TXS_FORMAT … #define MT_TXS0_FIXED_RATE … #define MT_TXS0_TX_RATE … #define MT_TXS1_F0_TIMESTAMP … #define MT_TXS1_F1_NOISE_2 … #define MT_TXS1_F1_NOISE_1 … #define MT_TXS1_F1_NOISE_0 … #define MT_TXS2_F0_FRONT_TIME … #define MT_TXS2_F1_RCPI_2 … #define MT_TXS2_F1_RCPI_1 … #define MT_TXS2_F1_RCPI_0 … #define MT_TXS3_WCID … #define MT_TXS3_RXV_SEQNO … #define MT_TXS3_TX_DELAY … #define MT_TXS4_LAST_TX_RATE … #define MT_TXS4_TX_COUNT … #define MT_TXS4_AMPDU … #define MT_TXS4_ACKED_MPDU … #define MT_TXS4_PID … #define MT_TXS4_BW … #define MT_TXS4_F0_SEQNO … #define MT_TXS4_F1_TSSI … #endif
Codebase Browser
linux