/* SPDX-License-Identifier: ISC */ /* Copyright (C) 2022 MediaTek Inc. */ #ifndef __MT76_CONNAC2_MAC_H #define __MT76_CONNAC2_MAC_H enum tx_header_format { … }; enum tx_pkt_type { … }; enum { … }; enum { … }; #define MT_TX_FREE_MSDU_CNT … #define MT_TX_FREE_WLAN_ID … #define MT_TX_FREE_COUNT … /* 0: success, others: dropped */ #define MT_TX_FREE_STATUS … #define MT_TX_FREE_MSDU_ID … #define MT_TX_FREE_PAIR … /* will support this field in further revision */ #define MT_TX_FREE_RATE … #define MT_TXD0_Q_IDX … #define MT_TXD0_PKT_FMT … #define MT_TXD0_ETH_TYPE_OFFSET … #define MT_TXD0_TX_BYTES … #define MT_TXD1_LONG_FORMAT … #define MT_TXD1_TGID … #define MT_TXD1_OWN_MAC … #define MT_TXD1_AMSDU … #define MT_TXD1_TID … #define MT_TXD1_HDR_PAD … #define MT_TXD1_HDR_FORMAT … #define MT_TXD1_HDR_INFO … #define MT_TXD1_ETH_802_3 … #define MT_TXD1_VTA … #define MT_TXD1_WLAN_IDX … #define MT_TXD2_FIX_RATE … #define MT_TXD2_FIXED_RATE … #define MT_TXD2_POWER_OFFSET … #define MT_TXD2_MAX_TX_TIME … #define MT_TXD2_FRAG … #define MT_TXD2_HTC_VLD … #define MT_TXD2_DURATION … #define MT_TXD2_BIP … #define MT_TXD2_MULTICAST … #define MT_TXD2_RTS … #define MT_TXD2_SOUNDING … #define MT_TXD2_NDPA … #define MT_TXD2_NDP … #define MT_TXD2_FRAME_TYPE … #define MT_TXD2_SUB_TYPE … #define MT_TXD3_SN_VALID … #define MT_TXD3_PN_VALID … #define MT_TXD3_SW_POWER_MGMT … #define MT_TXD3_BA_DISABLE … #define MT_TXD3_SEQ … #define MT_TXD3_REM_TX_COUNT … #define MT_TXD3_TX_COUNT … #define MT_TXD3_TIMING_MEASURE … #define MT_TXD3_DAS … #define MT_TXD3_EEOSP … #define MT_TXD3_EMRD … #define MT_TXD3_PROTECT_FRAME … #define MT_TXD3_NO_ACK … #define MT_TXD4_PN_LOW … #define MT_TXD5_PN_HIGH … #define MT_TXD5_MD … #define MT_TXD5_ADD_BA … #define MT_TXD5_TX_STATUS_HOST … #define MT_TXD5_TX_STATUS_MCU … #define MT_TXD5_TX_STATUS_FMT … #define MT_TXD5_PID … #define MT_TXD6_TX_IBF … #define MT_TXD6_TX_EBF … #define MT_TXD6_TX_RATE … #define MT_TXD6_SGI … #define MT_TXD6_HELTF … #define MT_TXD6_LDPC … #define MT_TXD6_SPE_ID_IDX … #define MT_TXD6_ANT_ID … #define MT_TXD6_DYN_BW … #define MT_TXD6_FIXED_BW … #define MT_TXD6_BW … #define MT_TXD7_TXD_LEN … #define MT_TXD7_UDP_TCP_SUM … #define MT_TXD7_IP_SUM … #define MT_TXD7_TYPE … #define MT_TXD7_SUB_TYPE … #define MT_TXD7_PSE_FID … #define MT_TXD7_SPE_IDX … #define MT_TXD7_HW_AMSDU … #define MT_TXD7_TX_TIME … #define MT_TXD8_L_TYPE … #define MT_TXD8_L_SUB_TYPE … #define MT_TX_RATE_STBC … #define MT_TX_RATE_NSS … #define MT_TX_RATE_MODE … #define MT_TX_RATE_SU_EXT_TONE … #define MT_TX_RATE_DCM … /* VHT/HE only use bits 0-3 */ #define MT_TX_RATE_IDX … #define MT_TXS0_FIXED_RATE … #define MT_TXS0_BW … #define MT_TXS0_TID … #define MT_TXS0_AMPDU … #define MT_TXS0_TXS_FORMAT … #define MT_TXS0_BA_ERROR … #define MT_TXS0_PS_FLAG … #define MT_TXS0_TXOP_TIMEOUT … #define MT_TXS0_BIP_ERROR … #define MT_TXS0_QUEUE_TIMEOUT … #define MT_TXS0_RTS_TIMEOUT … #define MT_TXS0_ACK_TIMEOUT … #define MT_TXS0_ACK_ERROR_MASK … #define MT_TXS0_TX_STATUS_HOST … #define MT_TXS0_TX_STATUS_MCU … #define MT_TXS0_TX_RATE … #define MT_TXS1_SEQNO … #define MT_TXS1_RESP_RATE … #define MT_TXS1_RXV_SEQNO … #define MT_TXS1_TX_POWER_DBM … #define MT_TXS2_BF_STATUS … #define MT_TXS2_LAST_TX_RATE … #define MT_TXS2_SHARED_ANTENNA … #define MT_TXS2_WCID … #define MT_TXS2_TX_DELAY … #define MT_TXS3_PID … #define MT_TXS3_ANT_ID … #define MT_TXS4_TIMESTAMP … /* PPDU based TXS */ #define MT_TXS5_MPDU_TX_BYTE … #define MT_TXS5_MPDU_TX_CNT … #define MT_TXS6_MPDU_FAIL_CNT … #define MT_TXS7_MPDU_RETRY_BYTE … #define MT_TXS7_MPDU_RETRY_CNT … /* RXD DW0 */ #define MT_RXD0_LENGTH … #define MT_RXD0_PKT_FLAG … #define MT_RXD0_PKT_TYPE … #define MT_RXD0_NORMAL_ETH_TYPE_OFS … #define MT_RXD0_NORMAL_IP_SUM … #define MT_RXD0_NORMAL_UDP_TCP_SUM … /* RXD DW1 */ #define MT_RXD1_NORMAL_WLAN_IDX … #define MT_RXD1_NORMAL_GROUP_1 … #define MT_RXD1_NORMAL_GROUP_2 … #define MT_RXD1_NORMAL_GROUP_3 … #define MT_RXD1_NORMAL_GROUP_4 … #define MT_RXD1_NORMAL_GROUP_5 … #define MT_RXD1_NORMAL_SEC_MODE … #define MT_RXD1_NORMAL_KEY_ID … #define MT_RXD1_NORMAL_CM … #define MT_RXD1_NORMAL_CLM … #define MT_RXD1_NORMAL_ICV_ERR … #define MT_RXD1_NORMAL_TKIP_MIC_ERR … #define MT_RXD1_NORMAL_FCS_ERR … #define MT_RXD1_NORMAL_BAND_IDX … #define MT_RXD1_NORMAL_SPP_EN … #define MT_RXD1_NORMAL_ADD_OM … #define MT_RXD1_NORMAL_SEC_DONE … /* RXD DW2 */ #define MT_RXD2_NORMAL_BSSID … #define MT_RXD2_NORMAL_CO_ANT … #define MT_RXD2_NORMAL_BF_CQI … #define MT_RXD2_NORMAL_MAC_HDR_LEN … #define MT_RXD2_NORMAL_HDR_TRANS … #define MT_RXD2_NORMAL_HDR_OFFSET … #define MT_RXD2_NORMAL_TID … #define MT_RXD2_NORMAL_MU_BAR … #define MT_RXD2_NORMAL_SW_BIT … #define MT_RXD2_NORMAL_AMSDU_ERR … #define MT_RXD2_NORMAL_MAX_LEN_ERROR … #define MT_RXD2_NORMAL_HDR_TRANS_ERROR … #define MT_RXD2_NORMAL_INT_FRAME … #define MT_RXD2_NORMAL_FRAG … #define MT_RXD2_NORMAL_NULL_FRAME … #define MT_RXD2_NORMAL_NDATA … #define MT_RXD2_NORMAL_NON_AMPDU … #define MT_RXD2_NORMAL_BF_REPORT … /* RXD DW4 */ #define MT_RXD4_NORMAL_PAYLOAD_FORMAT … #define MT_RXD4_FIRST_AMSDU_FRAME … #define MT_RXD4_MID_AMSDU_FRAME … #define MT_RXD4_LAST_AMSDU_FRAME … #define MT_RXD4_NORMAL_PATTERN_DROP … #define MT_RXD4_NORMAL_CLS … #define MT_RXD4_NORMAL_OFLD … #define MT_RXD4_NORMAL_MAGIC_PKT … #define MT_RXD4_NORMAL_WOL … #define MT_RXD4_NORMAL_CLS_BITMAP … #define MT_RXD3_NORMAL_PF_MODE … #define MT_RXD3_NORMAL_PF_STS … #define MT_RXV_HDR_BAND_IDX … /* RXD DW3 */ #define MT_RXD3_NORMAL_RXV_SEQ … #define MT_RXD3_NORMAL_CH_FREQ … #define MT_RXD3_NORMAL_ADDR_TYPE … #define MT_RXD3_NORMAL_U2M … #define MT_RXD3_NORMAL_HTC_VLD … #define MT_RXD3_NORMAL_TSF_COMPARE_LOSS … #define MT_RXD3_NORMAL_BEACON_MC … #define MT_RXD3_NORMAL_BEACON_UC … #define MT_RXD3_NORMAL_AMSDU … #define MT_RXD3_NORMAL_MESH … #define MT_RXD3_NORMAL_MHCP … #define MT_RXD3_NORMAL_NO_INFO_WB … #define MT_RXD3_NORMAL_DISABLE_RX_HDR_TRANS … #define MT_RXD3_NORMAL_POWER_SAVE_STAT … #define MT_RXD3_NORMAL_MORE … #define MT_RXD3_NORMAL_UNWANT … #define MT_RXD3_NORMAL_RX_DROP … #define MT_RXD3_NORMAL_VLAN2ETH … /* RXD GROUP4 */ #define MT_RXD6_FRAME_CONTROL … #define MT_RXD6_TA_LO … #define MT_RXD7_TA_HI … #define MT_RXD8_SEQ_CTRL … #define MT_RXD8_QOS_CTL … #define MT_RXD9_HT_CONTROL … /* P-RXV DW0 */ #define MT_PRXV_TX_RATE … #define MT_PRXV_TX_DCM … #define MT_PRXV_TX_ER_SU_106T … #define MT_PRXV_NSTS … #define MT_PRXV_TXBF … #define MT_PRXV_HT_AD_CODE … #define MT_PRXV_HE_RU_ALLOC_L … #define MT_PRXV_FRAME_MODE … #define MT_PRXV_HT_SGI … #define MT_PRXV_HT_STBC … #define MT_PRXV_TX_MODE … #define MT_PRXV_DCM … #define MT_PRXV_NUM_RX … /* P-RXV DW1 */ #define MT_PRXV_RCPI3 … #define MT_PRXV_RCPI2 … #define MT_PRXV_RCPI1 … #define MT_PRXV_RCPI0 … #define MT_PRXV_HE_RU_ALLOC_H … /* C-RXV */ #define MT_CRXV_HT_STBC … #define MT_CRXV_TX_MODE … #define MT_CRXV_FRAME_MODE … #define MT_CRXV_HT_SHORT_GI … #define MT_CRXV_HE_LTF_SIZE … #define MT_CRXV_HE_LDPC_EXT_SYM … #define MT_CRXV_HE_PE_DISAMBIG … #define MT_CRXV_HE_NUM_USER … #define MT_CRXV_HE_UPLINK … #define MT_CRXV_HE_RU0 … #define MT_CRXV_HE_RU1 … #define MT_CRXV_HE_RU2 … #define MT_CRXV_HE_RU3 … #define MT_CRXV_HE_MU_AID … #define MT_CRXV_HE_SR_MASK … #define MT_CRXV_HE_SR1_MASK … #define MT_CRXV_HE_SR2_MASK … #define MT_CRXV_HE_SR3_MASK … #define MT_CRXV_HE_BSS_COLOR … #define MT_CRXV_HE_TXOP_DUR … #define MT_CRXV_HE_BEAM_CHNG … #define MT_CRXV_HE_DOPPLER … #define MT_CRXV_SNR … #define MT_CRXV_FOE_LO … #define MT_CRXV_FOE_HI … #define MT_CRXV_FOE_SHIFT … #define MT_CT_PARSE_LEN … #define MT_CT_DMA_BUF_NUM … #define MT_CT_INFO_APPLY_TXD … #define MT_CT_INFO_COPY_HOST_TXD_ALL … #define MT_CT_INFO_MGMT_FRAME … #define MT_CT_INFO_NONE_CIPHER_FRAME … #define MT_CT_INFO_HSR2_TX … #define MT_CT_INFO_FROM_HOST … enum tx_mcu_port_q_idx { … }; enum tx_port_idx { … }; #endif /* __MT76_CONNAC2_MAC_H */
Codebase Browser
linux