/* SPDX-License-Identifier: GPL-2.0 */ /* $Id: aty128.h,v 1.1 1999/10/12 11:00:40 geert Exp $ * linux/drivers/video/aty128.h * Register definitions for ATI Rage128 boards * * Anthony Tong <[email protected]>, 1999 * Brad Douglas <[email protected]>, 2000 */ #ifndef REG_RAGE128_H #define REG_RAGE128_H #define CLOCK_CNTL_INDEX … #define CLOCK_CNTL_DATA … #define BIOS_0_SCRATCH … #define BUS_CNTL … #define BUS_CNTL1 … #define GEN_INT_CNTL … #define CRTC_GEN_CNTL … #define CRTC_EXT_CNTL … #define DAC_CNTL … #define I2C_CNTL_1 … #define PALETTE_INDEX … #define PALETTE_DATA … #define CNFG_CNTL … #define GEN_RESET_CNTL … #define CNFG_MEMSIZE … #define MEM_CNTL … #define MEM_POWER_MISC … #define AGP_BASE … #define AGP_CNTL … #define AGP_APER_OFFSET … #define PCI_GART_PAGE … #define PC_NGUI_MODE … #define PC_NGUI_CTLSTAT … #define MPP_TB_CONFIG … #define MPP_GP_CONFIG … #define VIPH_CONTROL … #define CRTC_H_TOTAL_DISP … #define CRTC_H_SYNC_STRT_WID … #define CRTC_V_TOTAL_DISP … #define CRTC_V_SYNC_STRT_WID … #define CRTC_VLINE_CRNT_VLINE … #define CRTC_CRNT_FRAME … #define CRTC_GUI_TRIG_VLINE … #define CRTC_OFFSET … #define CRTC_OFFSET_CNTL … #define CRTC_PITCH … #define OVR_CLR … #define OVR_WID_LEFT_RIGHT … #define OVR_WID_TOP_BOTTOM … #define LVDS_GEN_CNTL … #define DDA_CONFIG … #define DDA_ON_OFF … #define VGA_DDA_CONFIG … #define VGA_DDA_ON_OFF … #define CRTC2_H_TOTAL_DISP … #define CRTC2_H_SYNC_STRT_WID … #define CRTC2_V_TOTAL_DISP … #define CRTC2_V_SYNC_STRT_WID … #define CRTC2_VLINE_CRNT_VLINE … #define CRTC2_CRNT_FRAME … #define CRTC2_GUI_TRIG_VLINE … #define CRTC2_OFFSET … #define CRTC2_OFFSET_CNTL … #define CRTC2_PITCH … #define DDA2_CONFIG … #define DDA2_ON_OFF … #define CRTC2_GEN_CNTL … #define CRTC2_STATUS … #define OV0_SCALE_CNTL … #define SUBPIC_CNTL … #define PM4_BUFFER_OFFSET … #define PM4_BUFFER_CNTL … #define PM4_BUFFER_WM_CNTL … #define PM4_BUFFER_DL_RPTR_ADDR … #define PM4_BUFFER_DL_RPTR … #define PM4_BUFFER_DL_WPTR … #define PM4_VC_FPU_SETUP … #define PM4_FPU_CNTL … #define PM4_VC_FORMAT … #define PM4_VC_CNTL … #define PM4_VC_I01 … #define PM4_VC_VLOFF … #define PM4_VC_VLSIZE … #define PM4_IW_INDOFF … #define PM4_IW_INDSIZE … #define PM4_FPU_FPX0 … #define PM4_FPU_FPY0 … #define PM4_FPU_FPX1 … #define PM4_FPU_FPY1 … #define PM4_FPU_FPX2 … #define PM4_FPU_FPY2 … #define PM4_FPU_FPY3 … #define PM4_FPU_FPY4 … #define PM4_FPU_FPY5 … #define PM4_FPU_FPY6 … #define PM4_FPU_FPR … #define PM4_FPU_FPG … #define PM4_FPU_FPB … #define PM4_FPU_FPA … #define PM4_FPU_INTXY0 … #define PM4_FPU_INTXY1 … #define PM4_FPU_INTXY2 … #define PM4_FPU_INTARGB … #define PM4_FPU_FPTWICEAREA … #define PM4_FPU_DMAJOR01 … #define PM4_FPU_DMAJOR12 … #define PM4_FPU_DMAJOR02 … #define PM4_FPU_STAT … #define PM4_STAT … #define PM4_TEST_CNTL … #define PM4_MICROCODE_ADDR … #define PM4_MICROCODE_RADDR … #define PM4_MICROCODE_DATAH … #define PM4_MICROCODE_DATAL … #define PM4_CMDFIFO_ADDR … #define PM4_CMDFIFO_DATAH … #define PM4_CMDFIFO_DATAL … #define PM4_BUFFER_ADDR … #define PM4_BUFFER_DATAH … #define PM4_BUFFER_DATAL … #define PM4_MICRO_CNTL … #define CAP0_TRIG_CNTL … #define CAP1_TRIG_CNTL … /****************************************************************************** * GUI Block Memory Mapped Registers * * These registers are FIFOed. * *****************************************************************************/ #define PM4_FIFO_DATA_EVEN … #define PM4_FIFO_DATA_ODD … #define DST_OFFSET … #define DST_PITCH … #define DST_WIDTH … #define DST_HEIGHT … #define SRC_X … #define SRC_Y … #define DST_X … #define DST_Y … #define SRC_PITCH_OFFSET … #define DST_PITCH_OFFSET … #define SRC_Y_X … #define DST_Y_X … #define DST_HEIGHT_WIDTH … #define DP_GUI_MASTER_CNTL … #define BRUSH_SCALE … #define BRUSH_Y_X … #define DP_BRUSH_BKGD_CLR … #define DP_BRUSH_FRGD_CLR … #define DST_WIDTH_X … #define DST_HEIGHT_WIDTH_8 … #define SRC_X_Y … #define DST_X_Y … #define DST_WIDTH_HEIGHT … #define DST_WIDTH_X_INCY … #define DST_HEIGHT_Y … #define DST_X_SUB … #define DST_Y_SUB … #define SRC_OFFSET … #define SRC_PITCH … #define DST_HEIGHT_WIDTH_BW … #define CLR_CMP_CNTL … #define CLR_CMP_CLR_SRC … #define CLR_CMP_CLR_DST … #define CLR_CMP_MASK … #define DP_SRC_FRGD_CLR … #define DP_SRC_BKGD_CLR … #define DST_BRES_ERR … #define DST_BRES_INC … #define DST_BRES_DEC … #define DST_BRES_LNTH … #define DST_BRES_LNTH_SUB … #define SC_LEFT … #define SC_RIGHT … #define SC_TOP … #define SC_BOTTOM … #define SRC_SC_RIGHT … #define SRC_SC_BOTTOM … #define GUI_DEBUG0 … #define GUI_DEBUG1 … #define GUI_TIMEOUT … #define GUI_TIMEOUT0 … #define GUI_TIMEOUT1 … #define GUI_PROBE … #define DP_CNTL … #define DP_DATATYPE … #define DP_MIX … #define DP_WRITE_MASK … #define DP_CNTL_XDIR_YDIR_YMAJOR … #define DEFAULT_OFFSET … #define DEFAULT_PITCH … #define DEFAULT_SC_BOTTOM_RIGHT … #define SC_TOP_LEFT … #define SC_BOTTOM_RIGHT … #define SRC_SC_BOTTOM_RIGHT … #define WAIT_UNTIL … #define CACHE_CNTL … #define GUI_STAT … #define PC_GUI_MODE … #define PC_GUI_CTLSTAT … #define PC_DEBUG_MODE … #define BRES_DST_ERR_DEC … #define TRAIL_BRES_T12_ERR_DEC … #define TRAIL_BRES_T12_INC … #define DP_T12_CNTL … #define DST_BRES_T1_LNTH … #define DST_BRES_T2_LNTH … #define SCALE_SRC_HEIGHT_WIDTH … #define SCALE_OFFSET_0 … #define SCALE_PITCH … #define SCALE_X_INC … #define SCALE_Y_INC … #define SCALE_HACC … #define SCALE_VACC … #define SCALE_DST_X_Y … #define SCALE_DST_HEIGHT_WIDTH … #define SCALE_3D_CNTL … #define SCALE_3D_DATATYPE … #define SETUP_CNTL … #define SOLID_COLOR … #define WINDOW_XY_OFFSET … #define DRAW_LINE_POINT … #define SETUP_CNTL_PM4 … #define DST_PITCH_OFFSET_C … #define DP_GUI_MASTER_CNTL_C … #define SC_TOP_LEFT_C … #define SC_BOTTOM_RIGHT_C … #define CLR_CMP_MASK_3D … #define MISC_3D_STATE_CNTL_REG … #define MC_SRC1_CNTL … #define TEX_CNTL … /* CONSTANTS */ #define GUI_ACTIVE … #define ENGINE_IDLE … #define PLL_WR_EN … #define CLK_PIN_CNTL … #define PPLL_CNTL … #define PPLL_REF_DIV … #define PPLL_DIV_0 … #define PPLL_DIV_1 … #define PPLL_DIV_2 … #define PPLL_DIV_3 … #define VCLK_ECP_CNTL … #define HTOTAL_CNTL … #define X_MPLL_REF_FB_DIV … #define XPLL_CNTL … #define XDLL_CNTL … #define XCLK_CNTL … #define MPLL_CNTL … #define MCLK_CNTL … #define AGP_PLL_CNTL … #define FCP_CNTL … #define PLL_TEST_CNTL … #define P2PLL_CNTL … #define P2PLL_REF_DIV … #define P2PLL_DIV_0 … #define POWER_MANAGEMENT … #define PPLL_RESET … #define PPLL_ATOMIC_UPDATE_EN … #define PPLL_VGA_ATOMIC_UPDATE_EN … #define PPLL_REF_DIV_MASK … #define PPLL_FB3_DIV_MASK … #define PPLL_POST3_DIV_MASK … #define PPLL_ATOMIC_UPDATE_R … #define PPLL_ATOMIC_UPDATE_W … #define MEM_CFG_TYPE_MASK … #define XCLK_SRC_SEL_MASK … #define XPLL_FB_DIV_MASK … #define X_MPLL_REF_DIV_MASK … /* CRTC control values (CRTC_GEN_CNTL) */ #define CRTC_CSYNC_EN … #define CRTC2_DBL_SCAN_EN … #define CRTC2_DISPLAY_DIS … #define CRTC2_FIFO_EXTSENSE … #define CRTC2_ICON_EN … #define CRTC2_CUR_EN … #define CRTC2_EN … #define CRTC2_DISP_REQ_EN_B … #define CRTC_PIX_WIDTH_MASK … #define CRTC_PIX_WIDTH_4BPP … #define CRTC_PIX_WIDTH_8BPP … #define CRTC_PIX_WIDTH_15BPP … #define CRTC_PIX_WIDTH_16BPP … #define CRTC_PIX_WIDTH_24BPP … #define CRTC_PIX_WIDTH_32BPP … /* DAC_CNTL bit constants */ #define DAC_8BIT_EN … #define DAC_MASK … #define DAC_BLANKING … #define DAC_RANGE_CNTL … #define DAC_CLK_SEL … #define DAC_PALETTE_ACCESS_CNTL … #define DAC_PALETTE2_SNOOP_EN … #define DAC_PDWN … /* CRTC_EXT_CNTL */ #define CRT_CRTC_ON … /* GEN_RESET_CNTL bit constants */ #define SOFT_RESET_GUI … #define SOFT_RESET_VCLK … #define SOFT_RESET_PCLK … #define SOFT_RESET_ECP … #define SOFT_RESET_DISPENG_XCLK … /* PC_GUI_CTLSTAT bit constants */ #define PC_BUSY_INIT … #define PC_BUSY_GUI … #define PC_BUSY_NGUI … #define PC_BUSY … #define BUS_MASTER_DIS … #define PM4_BUFFER_CNTL_NONPM4 … /* DP_DATATYPE bit constants */ #define DST_8BPP … #define DST_15BPP … #define DST_16BPP … #define DST_24BPP … #define DST_32BPP … #define BRUSH_SOLIDCOLOR … /* DP_GUI_MASTER_CNTL bit constants */ #define GMC_SRC_PITCH_OFFSET_DEFAULT … #define GMC_DST_PITCH_OFFSET_DEFAULT … #define GMC_SRC_CLIP_DEFAULT … #define GMC_DST_CLIP_DEFAULT … #define GMC_BRUSH_SOLIDCOLOR … #define GMC_SRC_DSTCOLOR … #define GMC_BYTE_ORDER_MSB_TO_LSB … #define GMC_DP_SRC_RECT … #define GMC_3D_FCN_EN_CLR … #define GMC_AUX_CLIP_CLEAR … #define GMC_DST_CLR_CMP_FCN_CLEAR … #define GMC_WRITE_MASK_SET … #define GMC_DP_CONVERSION_TEMP_6500 … /* DP_GUI_MASTER_CNTL ROP3 named constants */ #define ROP3_PATCOPY … #define ROP3_SRCCOPY … #define SRC_DSTCOLOR … /* DP_CNTL bit constants */ #define DST_X_RIGHT_TO_LEFT … #define DST_X_LEFT_TO_RIGHT … #define DST_Y_BOTTOM_TO_TOP … #define DST_Y_TOP_TO_BOTTOM … #define DST_X_MAJOR … #define DST_Y_MAJOR … #define DST_X_TILE … #define DST_Y_TILE … #define DST_LAST_PEL … #define DST_TRAIL_X_RIGHT_TO_LEFT … #define DST_TRAIL_X_LEFT_TO_RIGHT … #define DST_TRAP_FILL_RIGHT_TO_LEFT … #define DST_TRAP_FILL_LEFT_TO_RIGHT … #define DST_BRES_SIGN … #define DST_HOST_BIG_ENDIAN_EN … #define DST_POLYLINE_NONLAST … #define DST_RASTER_STALL … #define DST_POLY_EDGE … /* DP_MIX bit constants */ #define DP_SRC_RECT … #define DP_SRC_HOST … #define DP_SRC_HOST_BYTEALIGN … /* LVDS_GEN_CNTL constants */ #define LVDS_BL_MOD_LEVEL_MASK … #define LVDS_BL_MOD_LEVEL_SHIFT … #define LVDS_BL_MOD_EN … #define LVDS_DIGION … #define LVDS_BLON … #define LVDS_ON … #define LVDS_DISPLAY_DIS … #define LVDS_PANEL_TYPE_2PIX_PER_CLK … #define LVDS_PANEL_24BITS_TFT … #define LVDS_FRAME_MOD_NO … #define LVDS_FRAME_MOD_2_LEVELS … #define LVDS_FRAME_MOD_4_LEVELS … #define LVDS_RST_FM … #define LVDS_EN … /* CRTC2_GEN_CNTL constants */ #define CRTC2_EN … /* POWER_MANAGEMENT constants */ #define PWR_MGT_ON … #define PWR_MGT_MODE_MASK … #define PWR_MGT_MODE_PIN … #define PWR_MGT_MODE_REGISTER … #define PWR_MGT_MODE_TIMER … #define PWR_MGT_MODE_PCI … #define PWR_MGT_AUTO_PWR_UP_EN … #define PWR_MGT_ACTIVITY_PIN_ON … #define PWR_MGT_STANDBY_POL … #define PWR_MGT_SUSPEND_POL … #define PWR_MGT_SELF_REFRESH … #define PWR_MGT_ACTIVITY_PIN_EN … #define PWR_MGT_KEYBD_SNOOP … #define PWR_MGT_TRISTATE_MEM_EN … #define PWR_MGT_SELW4MS … #define PWR_MGT_SLOWDOWN_MCLK … #define PMI_PMSCR_REG … /* used by ATI bug fix for hardware ROM */ #define RAGE128_MPP_TB_CONFIG … #endif /* REG_RAGE128_H */
Codebase Browser
linux