/* SPDX-License-Identifier: GPL-2.0+ */ /* * Copyright (C) 2015 Microchip Technology */ #ifndef _LAN78XX_H #define _LAN78XX_H /* USB Vendor Requests */ #define USB_VENDOR_REQUEST_WRITE_REGISTER … #define USB_VENDOR_REQUEST_READ_REGISTER … #define USB_VENDOR_REQUEST_GET_STATS … /* Interrupt Endpoint status word bitfields */ #define INT_ENP_EEE_START_TX_LPI_INT … #define INT_ENP_EEE_STOP_TX_LPI_INT … #define INT_ENP_EEE_RX_LPI_INT … #define INT_ENP_RDFO_INT … #define INT_ENP_TXE_INT … #define INT_ENP_TX_DIS_INT … #define INT_ENP_RX_DIS_INT … #define INT_ENP_PHY_INT … #define INT_ENP_DP_INT … #define INT_ENP_MAC_ERR_INT … #define INT_ENP_TDFU_INT … #define INT_ENP_TDFO_INT … #define INT_ENP_UTX_FP_INT … #define TX_PKT_ALIGNMENT … #define RX_PKT_ALIGNMENT … /* Tx Command A */ #define TX_CMD_A_IGE_ … #define TX_CMD_A_ICE_ … #define TX_CMD_A_LSO_ … #define TX_CMD_A_IPE_ … #define TX_CMD_A_TPE_ … #define TX_CMD_A_IVTG_ … #define TX_CMD_A_RVTG_ … #define TX_CMD_A_FCS_ … #define TX_CMD_A_LEN_MASK_ … /* Tx Command B */ #define TX_CMD_B_MSS_SHIFT_ … #define TX_CMD_B_MSS_MASK_ … #define TX_CMD_B_MSS_MIN_ … #define TX_CMD_B_VTAG_MASK_ … #define TX_CMD_B_VTAG_PRI_MASK_ … #define TX_CMD_B_VTAG_CFI_MASK_ … #define TX_CMD_B_VTAG_VID_MASK_ … /* Rx Command A */ #define RX_CMD_A_ICE_ … #define RX_CMD_A_TCE_ … #define RX_CMD_A_CSE_MASK_ … #define RX_CMD_A_IPV_ … #define RX_CMD_A_PID_MASK_ … #define RX_CMD_A_PID_NONE_IP_ … #define RX_CMD_A_PID_TCP_IP_ … #define RX_CMD_A_PID_UDP_IP_ … #define RX_CMD_A_PID_IP_ … #define RX_CMD_A_PFF_ … #define RX_CMD_A_BAM_ … #define RX_CMD_A_MAM_ … #define RX_CMD_A_FVTG_ … #define RX_CMD_A_RED_ … #define RX_CMD_A_RX_ERRS_MASK_ … #define RX_CMD_A_RWT_ … #define RX_CMD_A_RUNT_ … #define RX_CMD_A_LONG_ … #define RX_CMD_A_RXE_ … #define RX_CMD_A_DRB_ … #define RX_CMD_A_FCS_ … #define RX_CMD_A_UAM_ … #define RX_CMD_A_ICSM_ … #define RX_CMD_A_LEN_MASK_ … /* Rx Command B */ #define RX_CMD_B_CSUM_SHIFT_ … #define RX_CMD_B_CSUM_MASK_ … #define RX_CMD_B_VTAG_MASK_ … #define RX_CMD_B_VTAG_PRI_MASK_ … #define RX_CMD_B_VTAG_CFI_MASK_ … #define RX_CMD_B_VTAG_VID_MASK_ … /* Rx Command C */ #define RX_CMD_C_WAKE_SHIFT_ … #define RX_CMD_C_WAKE_ … #define RX_CMD_C_REF_FAIL_SHIFT_ … #define RX_CMD_C_REF_FAIL_ … /* SCSRs */ #define NUMBER_OF_REGS … #define ID_REV … #define ID_REV_CHIP_ID_MASK_ … #define ID_REV_CHIP_REV_MASK_ … #define ID_REV_CHIP_ID_7800_ … #define ID_REV_CHIP_ID_7850_ … #define ID_REV_CHIP_ID_7801_ … #define FPGA_REV … #define FPGA_REV_MINOR_MASK_ … #define FPGA_REV_MAJOR_MASK_ … #define INT_STS … #define INT_STS_CLEAR_ALL_ … #define INT_STS_EEE_TX_LPI_STRT_ … #define INT_STS_EEE_TX_LPI_STOP_ … #define INT_STS_EEE_RX_LPI_ … #define INT_STS_RDFO_ … #define INT_STS_TXE_ … #define INT_STS_TX_DIS_ … #define INT_STS_RX_DIS_ … #define INT_STS_PHY_INT_ … #define INT_STS_DP_INT_ … #define INT_STS_MAC_ERR_ … #define INT_STS_TDFU_ … #define INT_STS_TDFO_ … #define INT_STS_UFX_FP_ … #define INT_STS_GPIO_MASK_ … #define INT_STS_GPIO11_ … #define INT_STS_GPIO10_ … #define INT_STS_GPIO9_ … #define INT_STS_GPIO8_ … #define INT_STS_GPIO7_ … #define INT_STS_GPIO6_ … #define INT_STS_GPIO5_ … #define INT_STS_GPIO4_ … #define INT_STS_GPIO3_ … #define INT_STS_GPIO2_ … #define INT_STS_GPIO1_ … #define INT_STS_GPIO0_ … #define HW_CFG … #define HW_CFG_CLK125_EN_ … #define HW_CFG_REFCLK25_EN_ … #define HW_CFG_LED3_EN_ … #define HW_CFG_LED2_EN_ … #define HW_CFG_LED1_EN_ … #define HW_CFG_LED0_EN_ … #define HW_CFG_EEE_PHY_LUSU_ … #define HW_CFG_EEE_TSU_ … #define HW_CFG_NETDET_STS_ … #define HW_CFG_NETDET_EN_ … #define HW_CFG_EEM_ … #define HW_CFG_RST_PROTECT_ … #define HW_CFG_CONNECT_BUF_ … #define HW_CFG_CONNECT_EN_ … #define HW_CFG_CONNECT_POL_ … #define HW_CFG_SUSPEND_N_SEL_MASK_ … #define HW_CFG_SUSPEND_N_SEL_2 … #define HW_CFG_SUSPEND_N_SEL_12N … #define HW_CFG_SUSPEND_N_SEL_012N … #define HW_CFG_SUSPEND_N_SEL_0123N … #define HW_CFG_SUSPEND_N_POL_ … #define HW_CFG_MEF_ … #define HW_CFG_ETC_ … #define HW_CFG_LRST_ … #define HW_CFG_SRST_ … #define PMT_CTL … #define PMT_CTL_EEE_WAKEUP_EN_ … #define PMT_CTL_EEE_WUPS_ … #define PMT_CTL_MAC_SRST_ … #define PMT_CTL_PHY_PWRUP_ … #define PMT_CTL_RES_CLR_WKP_MASK_ … #define PMT_CTL_RES_CLR_WKP_STS_ … #define PMT_CTL_RES_CLR_WKP_EN_ … #define PMT_CTL_READY_ … #define PMT_CTL_SUS_MODE_MASK_ … #define PMT_CTL_SUS_MODE_0_ … #define PMT_CTL_SUS_MODE_1_ … #define PMT_CTL_SUS_MODE_2_ … #define PMT_CTL_SUS_MODE_3_ … #define PMT_CTL_PHY_RST_ … #define PMT_CTL_WOL_EN_ … #define PMT_CTL_PHY_WAKE_EN_ … #define PMT_CTL_WUPS_MASK_ … #define PMT_CTL_WUPS_MLT_ … #define PMT_CTL_WUPS_MAC_ … #define PMT_CTL_WUPS_PHY_ … #define GPIO_CFG0 … #define GPIO_CFG0_GPIOEN_MASK_ … #define GPIO_CFG0_GPIOEN3_ … #define GPIO_CFG0_GPIOEN2_ … #define GPIO_CFG0_GPIOEN1_ … #define GPIO_CFG0_GPIOEN0_ … #define GPIO_CFG0_GPIOBUF_MASK_ … #define GPIO_CFG0_GPIOBUF3_ … #define GPIO_CFG0_GPIOBUF2_ … #define GPIO_CFG0_GPIOBUF1_ … #define GPIO_CFG0_GPIOBUF0_ … #define GPIO_CFG0_GPIODIR_MASK_ … #define GPIO_CFG0_GPIODIR3_ … #define GPIO_CFG0_GPIODIR2_ … #define GPIO_CFG0_GPIODIR1_ … #define GPIO_CFG0_GPIODIR0_ … #define GPIO_CFG0_GPIOD_MASK_ … #define GPIO_CFG0_GPIOD3_ … #define GPIO_CFG0_GPIOD2_ … #define GPIO_CFG0_GPIOD1_ … #define GPIO_CFG0_GPIOD0_ … #define GPIO_CFG1 … #define GPIO_CFG1_GPIOEN_MASK_ … #define GPIO_CFG1_GPIOEN11_ … #define GPIO_CFG1_GPIOEN10_ … #define GPIO_CFG1_GPIOEN9_ … #define GPIO_CFG1_GPIOEN8_ … #define GPIO_CFG1_GPIOEN7_ … #define GPIO_CFG1_GPIOEN6_ … #define GPIO_CFG1_GPIOEN5_ … #define GPIO_CFG1_GPIOEN4_ … #define GPIO_CFG1_GPIOBUF_MASK_ … #define GPIO_CFG1_GPIOBUF11_ … #define GPIO_CFG1_GPIOBUF10_ … #define GPIO_CFG1_GPIOBUF9_ … #define GPIO_CFG1_GPIOBUF8_ … #define GPIO_CFG1_GPIOBUF7_ … #define GPIO_CFG1_GPIOBUF6_ … #define GPIO_CFG1_GPIOBUF5_ … #define GPIO_CFG1_GPIOBUF4_ … #define GPIO_CFG1_GPIODIR_MASK_ … #define GPIO_CFG1_GPIODIR11_ … #define GPIO_CFG1_GPIODIR10_ … #define GPIO_CFG1_GPIODIR9_ … #define GPIO_CFG1_GPIODIR8_ … #define GPIO_CFG1_GPIODIR7_ … #define GPIO_CFG1_GPIODIR6_ … #define GPIO_CFG1_GPIODIR5_ … #define GPIO_CFG1_GPIODIR4_ … #define GPIO_CFG1_GPIOD_MASK_ … #define GPIO_CFG1_GPIOD11_ … #define GPIO_CFG1_GPIOD10_ … #define GPIO_CFG1_GPIOD9_ … #define GPIO_CFG1_GPIOD8_ … #define GPIO_CFG1_GPIOD7_ … #define GPIO_CFG1_GPIOD6_ … #define GPIO_CFG1_GPIOD6_ … #define GPIO_CFG1_GPIOD5_ … #define GPIO_CFG1_GPIOD4_ … #define GPIO_WAKE … #define GPIO_WAKE_GPIOPOL_MASK_ … #define GPIO_WAKE_GPIOPOL11_ … #define GPIO_WAKE_GPIOPOL10_ … #define GPIO_WAKE_GPIOPOL9_ … #define GPIO_WAKE_GPIOPOL8_ … #define GPIO_WAKE_GPIOPOL7_ … #define GPIO_WAKE_GPIOPOL6_ … #define GPIO_WAKE_GPIOPOL5_ … #define GPIO_WAKE_GPIOPOL4_ … #define GPIO_WAKE_GPIOPOL3_ … #define GPIO_WAKE_GPIOPOL2_ … #define GPIO_WAKE_GPIOPOL1_ … #define GPIO_WAKE_GPIOPOL0_ … #define GPIO_WAKE_GPIOWK_MASK_ … #define GPIO_WAKE_GPIOWK11_ … #define GPIO_WAKE_GPIOWK10_ … #define GPIO_WAKE_GPIOWK9_ … #define GPIO_WAKE_GPIOWK8_ … #define GPIO_WAKE_GPIOWK7_ … #define GPIO_WAKE_GPIOWK6_ … #define GPIO_WAKE_GPIOWK5_ … #define GPIO_WAKE_GPIOWK4_ … #define GPIO_WAKE_GPIOWK3_ … #define GPIO_WAKE_GPIOWK2_ … #define GPIO_WAKE_GPIOWK1_ … #define GPIO_WAKE_GPIOWK0_ … #define DP_SEL … #define DP_SEL_DPRDY_ … #define DP_SEL_RSEL_MASK_ … #define DP_SEL_RSEL_USB_PHY_CSRS_ … #define DP_SEL_RSEL_OTP_64BIT_ … #define DP_SEL_RSEL_OTP_8BIT_ … #define DP_SEL_RSEL_UTX_BUF_RAM_ … #define DP_SEL_RSEL_DESC_RAM_ … #define DP_SEL_RSEL_TXFIFO_ … #define DP_SEL_RSEL_RXFIFO_ … #define DP_SEL_RSEL_LSO_ … #define DP_SEL_RSEL_VLAN_DA_ … #define DP_SEL_RSEL_URXBUF_ … #define DP_SEL_VHF_HASH_LEN … #define DP_SEL_VHF_VLAN_LEN … #define DP_CMD … #define DP_CMD_WRITE_ … #define DP_CMD_READ_ … #define DP_ADDR … #define DP_ADDR_MASK_ … #define DP_DATA … #define E2P_CMD … #define E2P_CMD_EPC_BUSY_ … #define E2P_CMD_EPC_CMD_MASK_ … #define E2P_CMD_EPC_CMD_RELOAD_ … #define E2P_CMD_EPC_CMD_ERAL_ … #define E2P_CMD_EPC_CMD_ERASE_ … #define E2P_CMD_EPC_CMD_WRAL_ … #define E2P_CMD_EPC_CMD_WRITE_ … #define E2P_CMD_EPC_CMD_EWEN_ … #define E2P_CMD_EPC_CMD_EWDS_ … #define E2P_CMD_EPC_CMD_READ_ … #define E2P_CMD_EPC_TIMEOUT_ … #define E2P_CMD_EPC_DL_ … #define E2P_CMD_EPC_ADDR_MASK_ … #define E2P_DATA … #define E2P_DATA_EEPROM_DATA_MASK_ … #define BOS_ATTR … #define BOS_ATTR_BLOCK_SIZE_MASK_ … #define SS_ATTR … #define SS_ATTR_POLL_INT_MASK_ … #define SS_ATTR_DEV_DESC_SIZE_MASK_ … #define SS_ATTR_CFG_BLK_SIZE_MASK_ … #define HS_ATTR … #define HS_ATTR_POLL_INT_MASK_ … #define HS_ATTR_DEV_DESC_SIZE_MASK_ … #define HS_ATTR_CFG_BLK_SIZE_MASK_ … #define FS_ATTR … #define FS_ATTR_POLL_INT_MASK_ … #define FS_ATTR_DEV_DESC_SIZE_MASK_ … #define FS_ATTR_CFG_BLK_SIZE_MASK_ … #define STR_ATTR0 … #define STR_ATTR0_CFGSTR_DESC_SIZE_MASK_ … #define STR_ATTR0_SERSTR_DESC_SIZE_MASK_ … #define STR_ATTR0_PRODSTR_DESC_SIZE_MASK_ … #define STR_ATTR0_MANUF_DESC_SIZE_MASK_ … #define STR_ATTR1 … #define STR_ATTR1_INTSTR_DESC_SIZE_MASK_ … #define STR_FLAG_ATTR … #define STR_FLAG_ATTR_PME_FLAGS_MASK_ … #define USB_CFG0 … #define USB_CFG_LPM_RESPONSE_ … #define USB_CFG_LPM_CAPABILITY_ … #define USB_CFG_LPM_ENBL_SLPM_ … #define USB_CFG_HIRD_THR_MASK_ … #define USB_CFG_HIRD_THR_960_ … #define USB_CFG_HIRD_THR_885_ … #define USB_CFG_HIRD_THR_810_ … #define USB_CFG_HIRD_THR_735_ … #define USB_CFG_HIRD_THR_660_ … #define USB_CFG_HIRD_THR_585_ … #define USB_CFG_HIRD_THR_510_ … #define USB_CFG_HIRD_THR_435_ … #define USB_CFG_HIRD_THR_360_ … #define USB_CFG_HIRD_THR_285_ … #define USB_CFG_HIRD_THR_210_ … #define USB_CFG_HIRD_THR_135_ … #define USB_CFG_HIRD_THR_60_ … #define USB_CFG_MAX_BURST_BI_MASK_ … #define USB_CFG_MAX_BURST_BO_MASK_ … #define USB_CFG_MAX_DEV_SPEED_MASK_ … #define USB_CFG_MAX_DEV_SPEED_SS_ … #define USB_CFG_MAX_DEV_SPEED_HS_ … #define USB_CFG_MAX_DEV_SPEED_FS_ … #define USB_CFG_PHY_BOOST_MASK_ … #define USB_CFG_PHY_BOOST_PLUS_12_ … #define USB_CFG_PHY_BOOST_PLUS_8_ … #define USB_CFG_PHY_BOOST_PLUS_4_ … #define USB_CFG_PHY_BOOST_NORMAL_ … #define USB_CFG_BIR_ … #define USB_CFG_BCE_ … #define USB_CFG_PORT_SWAP_ … #define USB_CFG_LPM_EN_ … #define USB_CFG_RMT_WKP_ … #define USB_CFG_PWR_SEL_ … #define USB_CFG_STALL_BO_DIS_ … #define USB_CFG1 … #define USB_CFG1_U1_TIMEOUT_MASK_ … #define USB_CFG1_U2_TIMEOUT_MASK_ … #define USB_CFG1_HS_TOUT_CAL_MASK_ … #define USB_CFG1_DEV_U2_INIT_EN_ … #define USB_CFG1_DEV_U2_EN_ … #define USB_CFG1_DEV_U1_INIT_EN_ … #define USB_CFG1_DEV_U1_EN_ … #define USB_CFG1_LTM_ENABLE_ … #define USB_CFG1_FS_TOUT_CAL_MASK_ … #define USB_CFG1_SCALE_DOWN_MASK_ … #define USB_CFG1_SCALE_DOWN_MODE3_ … #define USB_CFG1_SCALE_DOWN_MODE2_ … #define USB_CFG1_SCALE_DOWN_MODE1_ … #define USB_CFG1_SCALE_DOWN_MODE0_ … #define USB_CFG2 … #define USB_CFG2_SS_DETACH_TIME_MASK_ … #define USB_CFG2_HS_DETACH_TIME_MASK_ … #define BURST_CAP … #define BURST_CAP_SIZE_MASK_ … #define BULK_IN_DLY … #define BULK_IN_DLY_MASK_ … #define INT_EP_CTL … #define INT_EP_INTEP_ON_ … #define INT_STS_EEE_TX_LPI_STRT_EN_ … #define INT_STS_EEE_TX_LPI_STOP_EN_ … #define INT_STS_EEE_RX_LPI_EN_ … #define INT_EP_RDFO_EN_ … #define INT_EP_TXE_EN_ … #define INT_EP_TX_DIS_EN_ … #define INT_EP_RX_DIS_EN_ … #define INT_EP_PHY_INT_EN_ … #define INT_EP_DP_INT_EN_ … #define INT_EP_MAC_ERR_EN_ … #define INT_EP_TDFU_EN_ … #define INT_EP_TDFO_EN_ … #define INT_EP_UTX_FP_EN_ … #define INT_EP_GPIO_EN_MASK_ … #define PIPE_CTL … #define PIPE_CTL_TXSWING_ … #define PIPE_CTL_TXMARGIN_MASK_ … #define PIPE_CTL_TXDEEMPHASIS_MASK_ … #define PIPE_CTL_ELASTICITYBUFFERMODE_ … #define U1_LATENCY … #define U2_LATENCY … #define USB_STATUS … #define USB_STATUS_REMOTE_WK_ … #define USB_STATUS_FUNC_REMOTE_WK_ … #define USB_STATUS_LTM_ENABLE_ … #define USB_STATUS_U2_ENABLE_ … #define USB_STATUS_U1_ENABLE_ … #define USB_STATUS_SET_SEL_ … #define USB_STATUS_REMOTE_WK_STS_ … #define USB_STATUS_FUNC_REMOTE_WK_STS_ … #define USB_STATUS_LTM_ENABLE_STS_ … #define USB_STATUS_U2_ENABLE_STS_ … #define USB_STATUS_U1_ENABLE_STS_ … #define USB_CFG3 … #define USB_CFG3_EN_U2_LTM_ … #define USB_CFG3_BULK_OUT_NUMP_OVR_ … #define USB_CFG3_DIS_FAST_U1_EXIT_ … #define USB_CFG3_LPM_NYET_THR_ … #define USB_CFG3_RX_DET_2_POL_LFPS_ … #define USB_CFG3_LFPS_FILT_ … #define USB_CFG3_SKIP_RX_DET_ … #define USB_CFG3_DELAY_P1P2P3_ … #define USB_CFG3_DELAY_PHY_PWR_CHG_ … #define USB_CFG3_U1U2_EXIT_FR_ … #define USB_CFG3_REQ_P1P2P3 … #define USB_CFG3_HST_PRT_CMPL_ … #define USB_CFG3_DIS_SCRAMB_ … #define USB_CFG3_PWR_DN_SCALE_ … #define RFE_CTL … #define RFE_CTL_IGMP_COE_ … #define RFE_CTL_ICMP_COE_ … #define RFE_CTL_TCPUDP_COE_ … #define RFE_CTL_IP_COE_ … #define RFE_CTL_BCAST_EN_ … #define RFE_CTL_MCAST_EN_ … #define RFE_CTL_UCAST_EN_ … #define RFE_CTL_VLAN_STRIP_ … #define RFE_CTL_DISCARD_UNTAGGED_ … #define RFE_CTL_VLAN_FILTER_ … #define RFE_CTL_SA_FILTER_ … #define RFE_CTL_MCAST_HASH_ … #define RFE_CTL_DA_HASH_ … #define RFE_CTL_DA_PERFECT_ … #define RFE_CTL_RST_ … #define VLAN_TYPE … #define VLAN_TYPE_MASK_ … #define FCT_RX_CTL … #define FCT_RX_CTL_EN_ … #define FCT_RX_CTL_RST_ … #define FCT_RX_CTL_SBF_ … #define FCT_RX_CTL_OVFL_ … #define FCT_RX_CTL_DROP_ … #define FCT_RX_CTL_NOT_EMPTY_ … #define FCT_RX_CTL_EMPTY_ … #define FCT_RX_CTL_DIS_ … #define FCT_RX_CTL_USED_MASK_ … #define FCT_TX_CTL … #define FCT_TX_CTL_EN_ … #define FCT_TX_CTL_RST_ … #define FCT_TX_CTL_NOT_EMPTY_ … #define FCT_TX_CTL_EMPTY_ … #define FCT_TX_CTL_DIS_ … #define FCT_TX_CTL_USED_MASK_ … #define FCT_RX_FIFO_END … #define FCT_RX_FIFO_END_MASK_ … #define FCT_TX_FIFO_END … #define FCT_TX_FIFO_END_MASK_ … #define FCT_FLOW … #define FCT_FLOW_OFF_MASK_ … #define FCT_FLOW_ON_MASK_ … #define RX_DP_STOR … #define RX_DP_STORE_TOT_RXUSED_MASK_ … #define RX_DP_STORE_UTX_RXUSED_MASK_ … #define TX_DP_STOR … #define TX_DP_STORE_TOT_TXUSED_MASK_ … #define TX_DP_STORE_URX_TXUSED_MASK_ … #define LTM_BELT_IDLE0 … #define LTM_BELT_IDLE0_IDLE1000_ … #define LTM_BELT_IDLE0_IDLE100_ … #define LTM_BELT_IDLE1 … #define LTM_BELT_IDLE1_IDLE10_ … #define LTM_BELT_ACT0 … #define LTM_BELT_ACT0_ACT1000_ … #define LTM_BELT_ACT0_ACT100_ … #define LTM_BELT_ACT1 … #define LTM_BELT_ACT1_ACT10_ … #define LTM_INACTIVE0 … #define LTM_INACTIVE0_TIMER1000_ … #define LTM_INACTIVE0_TIMER100_ … #define LTM_INACTIVE1 … #define LTM_INACTIVE1_TIMER10_ … #define MAC_CR … #define MAC_CR_GMII_EN_ … #define MAC_CR_EEE_TX_CLK_STOP_EN_ … #define MAC_CR_EEE_EN_ … #define MAC_CR_EEE_TLAR_EN_ … #define MAC_CR_ADP_ … #define MAC_CR_AUTO_DUPLEX_ … #define MAC_CR_AUTO_SPEED_ … #define MAC_CR_LOOPBACK_ … #define MAC_CR_BOLMT_MASK_ … #define MAC_CR_FULL_DUPLEX_ … #define MAC_CR_SPEED_MASK_ … #define MAC_CR_SPEED_1000_ … #define MAC_CR_SPEED_100_ … #define MAC_CR_SPEED_10_ … #define MAC_CR_RST_ … #define MAC_RX … #define MAC_RX_MAX_SIZE_SHIFT_ … #define MAC_RX_MAX_SIZE_MASK_ … #define MAC_RX_FCS_STRIP_ … #define MAC_RX_VLAN_FSE_ … #define MAC_RX_RXD_ … #define MAC_RX_RXEN_ … #define MAC_TX … #define MAC_TX_BAD_FCS_ … #define MAC_TX_TXD_ … #define MAC_TX_TXEN_ … #define FLOW … #define FLOW_CR_FORCE_FC_ … #define FLOW_CR_TX_FCEN_ … #define FLOW_CR_RX_FCEN_ … #define FLOW_CR_FPF_ … #define FLOW_CR_FCPT_MASK_ … #define RAND_SEED … #define RAND_SEED_MASK_ … #define ERR_STS … #define ERR_STS_FERR_ … #define ERR_STS_LERR_ … #define ERR_STS_RFERR_ … #define ERR_STS_ECERR_ … #define ERR_STS_ALERR_ … #define ERR_STS_URERR_ … #define RX_ADDRH … #define RX_ADDRH_MASK_ … #define RX_ADDRL … #define RX_ADDRL_MASK_ … #define MII_ACC … #define MII_ACC_PHY_ADDR_SHIFT_ … #define MII_ACC_PHY_ADDR_MASK_ … #define MII_ACC_MIIRINDA_SHIFT_ … #define MII_ACC_MIIRINDA_MASK_ … #define MII_ACC_MII_READ_ … #define MII_ACC_MII_WRITE_ … #define MII_ACC_MII_BUSY_ … #define MII_DATA … #define MII_DATA_MASK_ … #define MAC_RGMII_ID … #define MAC_RGMII_ID_TXC_DELAY_EN_ … #define MAC_RGMII_ID_RXC_DELAY_EN_ … #define EEE_TX_LPI_REQ_DLY … #define EEE_TX_LPI_REQ_DLY_CNT_MASK_ … #define EEE_TW_TX_SYS … #define EEE_TW_TX_SYS_CNT1G_MASK_ … #define EEE_TW_TX_SYS_CNT100M_MASK_ … #define EEE_TX_LPI_REM_DLY … #define EEE_TX_LPI_REM_DLY_CNT_ … #define WUCSR … #define WUCSR_TESTMODE_ … #define WUCSR_RFE_WAKE_EN_ … #define WUCSR_EEE_TX_WAKE_ … #define WUCSR_EEE_TX_WAKE_EN_ … #define WUCSR_EEE_RX_WAKE_ … #define WUCSR_EEE_RX_WAKE_EN_ … #define WUCSR_RFE_WAKE_FR_ … #define WUCSR_STORE_WAKE_ … #define WUCSR_PFDA_FR_ … #define WUCSR_WUFR_ … #define WUCSR_MPR_ … #define WUCSR_BCST_FR_ … #define WUCSR_PFDA_EN_ … #define WUCSR_WAKE_EN_ … #define WUCSR_MPEN_ … #define WUCSR_BCST_EN_ … #define WK_SRC … #define WK_SRC_GPIOX_INT_WK_SHIFT_ … #define WK_SRC_GPIOX_INT_WK_MASK_ … #define WK_SRC_IPV6_TCPSYN_RCD_WK_ … #define WK_SRC_IPV4_TCPSYN_RCD_WK_ … #define WK_SRC_EEE_TX_WK_ … #define WK_SRC_EEE_RX_WK_ … #define WK_SRC_GOOD_FR_WK_ … #define WK_SRC_PFDA_FR_WK_ … #define WK_SRC_MP_FR_WK_ … #define WK_SRC_BCAST_FR_WK_ … #define WK_SRC_WU_FR_WK_ … #define WK_SRC_WUFF_MATCH_MASK_ … #define WUF_CFG0 … #define NUM_OF_WUF_CFG … #define WUF_CFG_BEGIN … #define WUF_CFG(index) … #define WUF_CFGX_EN_ … #define WUF_CFGX_TYPE_MASK_ … #define WUF_CFGX_TYPE_MCAST_ … #define WUF_CFGX_TYPE_ALL_ … #define WUF_CFGX_TYPE_UCAST_ … #define WUF_CFGX_OFFSET_SHIFT_ … #define WUF_CFGX_OFFSET_MASK_ … #define WUF_CFGX_CRC16_MASK_ … #define WUF_MASK0_0 … #define WUF_MASK0_1 … #define WUF_MASK0_2 … #define WUF_MASK0_3 … #define NUM_OF_WUF_MASK … #define WUF_MASK0_BEGIN … #define WUF_MASK1_BEGIN … #define WUF_MASK2_BEGIN … #define WUF_MASK3_BEGIN … #define WUF_MASK0(index) … #define WUF_MASK1(index) … #define WUF_MASK2(index) … #define WUF_MASK3(index) … #define MAF_BASE … #define MAF_HIX … #define MAF_LOX … #define NUM_OF_MAF … #define MAF_HI_BEGIN … #define MAF_LO_BEGIN … #define MAF_HI(index) … #define MAF_LO(index) … #define MAF_HI_VALID_ … #define MAF_HI_TYPE_MASK_ … #define MAF_HI_TYPE_SRC_ … #define MAF_HI_TYPE_DST_ … #define MAF_HI_ADDR_MASK … #define MAF_LO_ADDR_MASK … #define WUCSR2 … #define WUCSR2_CSUM_DISABLE_ … #define WUCSR2_NA_SA_SEL_ … #define WUCSR2_NS_RCD_ … #define WUCSR2_ARP_RCD_ … #define WUCSR2_IPV6_TCPSYN_RCD_ … #define WUCSR2_IPV4_TCPSYN_RCD_ … #define WUCSR2_NS_OFFLOAD_EN_ … #define WUCSR2_ARP_OFFLOAD_EN_ … #define WUCSR2_IPV6_TCPSYN_WAKE_EN_ … #define WUCSR2_IPV4_TCPSYN_WAKE_EN_ … #define NS1_IPV6_ADDR_DEST0 … #define NS1_IPV6_ADDR_DEST1 … #define NS1_IPV6_ADDR_DEST2 … #define NS1_IPV6_ADDR_DEST3 … #define NS1_IPV6_ADDR_SRC0 … #define NS1_IPV6_ADDR_SRC1 … #define NS1_IPV6_ADDR_SRC2 … #define NS1_IPV6_ADDR_SRC3 … #define NS1_ICMPV6_ADDR0_0 … #define NS1_ICMPV6_ADDR0_1 … #define NS1_ICMPV6_ADDR0_2 … #define NS1_ICMPV6_ADDR0_3 … #define NS1_ICMPV6_ADDR1_0 … #define NS1_ICMPV6_ADDR1_1 … #define NS1_ICMPV6_ADDR1_2 … #define NS1_ICMPV6_ADDR1_3 … #define NS2_IPV6_ADDR_DEST0 … #define NS2_IPV6_ADDR_DEST1 … #define NS2_IPV6_ADDR_DEST2 … #define NS2_IPV6_ADDR_DEST3 … #define NS2_IPV6_ADDR_SRC0 … #define NS2_IPV6_ADDR_SRC1 … #define NS2_IPV6_ADDR_SRC2 … #define NS2_IPV6_ADDR_SRC3 … #define NS2_ICMPV6_ADDR0_0 … #define NS2_ICMPV6_ADDR0_1 … #define NS2_ICMPV6_ADDR0_2 … #define NS2_ICMPV6_ADDR0_3 … #define NS2_ICMPV6_ADDR1_0 … #define NS2_ICMPV6_ADDR1_1 … #define NS2_ICMPV6_ADDR1_2 … #define NS2_ICMPV6_ADDR1_3 … #define SYN_IPV4_ADDR_SRC … #define SYN_IPV4_ADDR_DEST … #define SYN_IPV4_TCP_PORTS … #define SYN_IPV4_TCP_PORTS_IPV4_DEST_PORT_SHIFT_ … #define SYN_IPV4_TCP_PORTS_IPV4_DEST_PORT_MASK_ … #define SYN_IPV4_TCP_PORTS_IPV4_SRC_PORT_MASK_ … #define SYN_IPV6_ADDR_SRC0 … #define SYN_IPV6_ADDR_SRC1 … #define SYN_IPV6_ADDR_SRC2 … #define SYN_IPV6_ADDR_SRC3 … #define SYN_IPV6_ADDR_DEST0 … #define SYN_IPV6_ADDR_DEST1 … #define SYN_IPV6_ADDR_DEST2 … #define SYN_IPV6_ADDR_DEST3 … #define SYN_IPV6_TCP_PORTS … #define SYN_IPV6_TCP_PORTS_IPV6_DEST_PORT_SHIFT_ … #define SYN_IPV6_TCP_PORTS_IPV6_DEST_PORT_MASK_ … #define SYN_IPV6_TCP_PORTS_IPV6_SRC_PORT_MASK_ … #define ARP_SPA … #define ARP_TPA … #define PHY_DEV_ID … #define PHY_DEV_ID_REV_SHIFT_ … #define PHY_DEV_ID_REV_SHIFT_ … #define PHY_DEV_ID_REV_MASK_ … #define PHY_DEV_ID_MODEL_SHIFT_ … #define PHY_DEV_ID_MODEL_MASK_ … #define PHY_DEV_ID_OUI_MASK_ … #define RGMII_TX_BYP_DLL … #define RGMII_TX_BYP_DLL_TX_TUNE_ADJ_MASK_ … #define RGMII_TX_BYP_DLL_TX_TUNE_SEL_MASK_ … #define RGMII_TX_BYP_DLL_TX_DLL_RESET_ … #define RGMII_TX_BYP_DLL_TX_DLL_BYPASS_ … #define RGMII_RX_BYP_DLL … #define RGMII_RX_BYP_DLL_RX_TUNE_ADJ_MASK_ … #define RGMII_RX_BYP_DLL_RX_TUNE_SEL_MASK_ … #define RGMII_RX_BYP_DLL_RX_DLL_RESET_ … #define RGMII_RX_BYP_DLL_RX_DLL_BYPASS_ … #define OTP_BASE_ADDR … #define OTP_ADDR_RANGE_ … #define OTP_PWR_DN … #define OTP_PWR_DN_PWRDN_N_ … #define OTP_ADDR1 … #define OTP_ADDR1_15_11 … #define OTP_ADDR2 … #define OTP_ADDR2_10_3 … #define OTP_ADDR3 … #define OTP_ADDR3_2_0 … #define OTP_PRGM_DATA … #define OTP_PRGM_MODE … #define OTP_PRGM_MODE_BYTE_ … #define OTP_RD_DATA … #define OTP_FUNC_CMD … #define OTP_FUNC_CMD_RESET_ … #define OTP_FUNC_CMD_PROGRAM_ … #define OTP_FUNC_CMD_READ_ … #define OTP_TST_CMD … #define OTP_TST_CMD_TEST_DEC_SEL_ … #define OTP_TST_CMD_PRGVRFY_ … #define OTP_TST_CMD_WRTEST_ … #define OTP_TST_CMD_TESTDEC_ … #define OTP_TST_CMD_BLANKCHECK_ … #define OTP_CMD_GO … #define OTP_CMD_GO_GO_ … #define OTP_PASS_FAIL … #define OTP_PASS_FAIL_PASS_ … #define OTP_PASS_FAIL_FAIL_ … #define OTP_STATUS … #define OTP_STATUS_OTP_LOCK_ … #define OTP_STATUS_WEB_ … #define OTP_STATUS_PGMEN … #define OTP_STATUS_CPUMPEN_ … #define OTP_STATUS_BUSY_ … #define OTP_MAX_PRG … #define OTP_MAX_PRG_MAX_PROG … #define OTP_INTR_STATUS … #define OTP_INTR_STATUS_READY_ … #define OTP_INTR_MASK … #define OTP_INTR_MASK_READY_ … #define OTP_RSTB_PW1 … #define OTP_RSTB_PW2 … #define OTP_PGM_PW1 … #define OTP_PGM_PW2 … #define OTP_READ_PW1 … #define OTP_READ_PW2 … #define OTP_TCRST … #define OTP_RSRD … #define OTP_TREADEN_VAL … #define OTP_TDLES_VAL … #define OTP_TWWL_VAL … #define OTP_TDLEH_VAL … #define OTP_TWPED_VAL … #define OTP_TPES_VAL … #define OTP_TCPS_VAL … #define OTP_TCPH_VAL … #define OTP_TPGMVFY_VAL … #define OTP_TPEH_VAL … #define OTP_TPGRST_VAL … #define OTP_TCLES_VAL … #define OTP_TCLEH_VAL … #define OTP_TRDES_VAL … #define OTP_TBCACC_VAL … #define OTP_TAAC_VAL … #define OTP_TACCT_VAL … #define OTP_TRDEP_VAL … #define OTP_TPGSV_VAL … #define OTP_TPVSR_VAL … #define OTP_TPVHR_VAL … #define OTP_TPVSA_VAL … #endif /* _LAN78XX_H */
Codebase Browser
linux