linux/drivers/vfio/pci/hisilicon/hisi_acc_vfio_pci.h

/* SPDX-License-Identifier: GPL-2.0 */
/* Copyright (c) 2021 HiSilicon Ltd. */

#ifndef HISI_ACC_VFIO_PCI_H
#define HISI_ACC_VFIO_PCI_H

#include <linux/hisi_acc_qm.h>

#define MB_POLL_PERIOD_US …
#define MB_POLL_TIMEOUT_US …
#define QM_CACHE_WB_START …
#define QM_CACHE_WB_DONE …
#define QM_MB_CMD_PAUSE_QM …
#define QM_ABNORMAL_INT_STATUS …
#define QM_IFC_INT_STATUS …
#define SEC_CORE_INT_STATUS …
#define HPRE_HAC_INT_STATUS …
#define HZIP_CORE_INT_STATUS …

#define QM_VFT_CFG_RDY …
#define QM_VFT_CFG_OP_WR …
#define QM_VFT_CFG_TYPE …
#define QM_VFT_CFG …
#define QM_VFT_CFG_OP_ENABLE …
#define QM_VFT_CFG_DATA_L …
#define QM_VFT_CFG_DATA_H …

#define ERROR_CHECK_TIMEOUT …
#define CHECK_DELAY_TIME …

#define QM_SQC_VFT_BASE_SHIFT_V2 …
#define QM_SQC_VFT_BASE_MASK_V2 …
#define QM_SQC_VFT_NUM_SHIFT_V2 …
#define QM_SQC_VFT_NUM_MASK_V2 …

/* RW regs */
#define QM_REGS_MAX_LEN …
#define QM_REG_ADDR_OFFSET …

#define QM_XQC_ADDR_OFFSET …
#define QM_VF_AEQ_INT_MASK …
#define QM_VF_EQ_INT_MASK …
#define QM_IFC_INT_SOURCE_V …
#define QM_IFC_INT_MASK …
#define QM_IFC_INT_SET_V …
#define QM_QUE_ISO_CFG_V …
#define QM_PAGE_SIZE …

#define QM_EQC_DW0 …
#define QM_AEQC_DW0 …

struct acc_vf_data { … };

struct hisi_acc_vf_migration_file { … };

struct hisi_acc_vf_core_device { … };
#endif /* HISI_ACC_VFIO_PCI_H */