linux/drivers/media/cec/platform/s5p/regs-cec.h

/* SPDX-License-Identifier: GPL-2.0-only */
/* drivers/media/platform/s5p-cec/regs-cec.h
 *
 * Copyright (c) 2010 Samsung Electronics
 *		http://www.samsung.com/
 *
 *  register header file for Samsung TVOUT driver
 */

#ifndef __EXYNOS_REGS__H
#define __EXYNOS_REGS__H

/*
 * Register part
 */
#define S5P_CEC_STATUS_0 …
#define S5P_CEC_STATUS_1 …
#define S5P_CEC_STATUS_2 …
#define S5P_CEC_STATUS_3 …
#define S5P_CEC_IRQ_MASK …
#define S5P_CEC_IRQ_CLEAR …
#define S5P_CEC_LOGIC_ADDR …
#define S5P_CEC_DIVISOR_0 …
#define S5P_CEC_DIVISOR_1 …
#define S5P_CEC_DIVISOR_2 …
#define S5P_CEC_DIVISOR_3 …

#define S5P_CEC_TX_CTRL …
#define S5P_CEC_TX_BYTES …
#define S5P_CEC_TX_STAT0 …
#define S5P_CEC_TX_STAT1 …
#define S5P_CEC_TX_BUFF0 …
#define S5P_CEC_TX_BUFF1 …
#define S5P_CEC_TX_BUFF2 …
#define S5P_CEC_TX_BUFF3 …
#define S5P_CEC_TX_BUFF4 …
#define S5P_CEC_TX_BUFF5 …
#define S5P_CEC_TX_BUFF6 …
#define S5P_CEC_TX_BUFF7 …
#define S5P_CEC_TX_BUFF8 …
#define S5P_CEC_TX_BUFF9 …
#define S5P_CEC_TX_BUFF10 …
#define S5P_CEC_TX_BUFF11 …
#define S5P_CEC_TX_BUFF12 …
#define S5P_CEC_TX_BUFF13 …
#define S5P_CEC_TX_BUFF14 …
#define S5P_CEC_TX_BUFF15 …

#define S5P_CEC_RX_CTRL …
#define S5P_CEC_RX_STAT0 …
#define S5P_CEC_RX_STAT1 …
#define S5P_CEC_RX_BUFF0 …
#define S5P_CEC_RX_BUFF1 …
#define S5P_CEC_RX_BUFF2 …
#define S5P_CEC_RX_BUFF3 …
#define S5P_CEC_RX_BUFF4 …
#define S5P_CEC_RX_BUFF5 …
#define S5P_CEC_RX_BUFF6 …
#define S5P_CEC_RX_BUFF7 …
#define S5P_CEC_RX_BUFF8 …
#define S5P_CEC_RX_BUFF9 …
#define S5P_CEC_RX_BUFF10 …
#define S5P_CEC_RX_BUFF11 …
#define S5P_CEC_RX_BUFF12 …
#define S5P_CEC_RX_BUFF13 …
#define S5P_CEC_RX_BUFF14 …
#define S5P_CEC_RX_BUFF15 …

#define S5P_CEC_RX_FILTER_CTRL …
#define S5P_CEC_RX_FILTER_TH …

/*
 * Bit definition part
 */
#define S5P_CEC_IRQ_TX_DONE …
#define S5P_CEC_IRQ_TX_ERROR …
#define S5P_CEC_IRQ_RX_DONE …
#define S5P_CEC_IRQ_RX_ERROR …

#define S5P_CEC_TX_CTRL_START …
#define S5P_CEC_TX_CTRL_BCAST …
#define S5P_CEC_TX_CTRL_RETRY …
#define S5P_CEC_TX_CTRL_RESET …

#define S5P_CEC_RX_CTRL_ENABLE …
#define S5P_CEC_RX_CTRL_RESET …

#define S5P_CEC_LOGIC_ADDR_MASK …

/* PMU Registers for PHY */
#define EXYNOS_HDMI_PHY_CONTROL …

#endif	/* __EXYNOS_REGS__H	*/