/* SPDX-License-Identifier: GPL-2.0+ */ /* * Copyright 2020-2022 Bootlin * Author: Paul Kocialkowski <[email protected]> */ #ifndef _SUN6I_MIPI_CSI2_REG_H_ #define _SUN6I_MIPI_CSI2_REG_H_ #define SUN6I_MIPI_CSI2_CTL_REG … #define SUN6I_MIPI_CSI2_CTL_RESET_N … #define SUN6I_MIPI_CSI2_CTL_VERSION_EN … #define SUN6I_MIPI_CSI2_CTL_UNPK_EN … #define SUN6I_MIPI_CSI2_CTL_EN … #define SUN6I_MIPI_CSI2_CFG_REG … #define SUN6I_MIPI_CSI2_CFG_CHANNEL_MODE(v) … #define SUN6I_MIPI_CSI2_CFG_LANE_COUNT(v) … #define SUN6I_MIPI_CSI2_VCDT_RX_REG … #define SUN6I_MIPI_CSI2_VCDT_RX_CH_VC(ch, vc) … #define SUN6I_MIPI_CSI2_VCDT_RX_CH_DT(ch, t) … #define SUN6I_MIPI_CSI2_RX_PKT_NUM_REG … #define SUN6I_MIPI_CSI2_VERSION_REG … #define SUN6I_MIPI_CSI2_CH_CFG_REG … #define SUN6I_MIPI_CSI2_CH_INT_EN_REG … #define SUN6I_MIPI_CSI2_CH_INT_EN_EOT_ERR … #define SUN6I_MIPI_CSI2_CH_INT_EN_CHKSUM_ERR … #define SUN6I_MIPI_CSI2_CH_INT_EN_ECC_WRN … #define SUN6I_MIPI_CSI2_CH_INT_EN_ECC_ERR … #define SUN6I_MIPI_CSI2_CH_INT_EN_LINE_SYNC_ERR … #define SUN6I_MIPI_CSI2_CH_INT_EN_FRAME_SYNC_ERR … #define SUN6I_MIPI_CSI2_CH_INT_EN_EMB_DATA … #define SUN6I_MIPI_CSI2_CH_INT_EN_PF … #define SUN6I_MIPI_CSI2_CH_INT_EN_PH_UPDATE … #define SUN6I_MIPI_CSI2_CH_INT_EN_LINE_START_SYNC … #define SUN6I_MIPI_CSI2_CH_INT_EN_LINE_END_SYNC … #define SUN6I_MIPI_CSI2_CH_INT_EN_FRAME_START_SYNC … #define SUN6I_MIPI_CSI2_CH_INT_EN_FRAME_END_SYNC … #define SUN6I_MIPI_CSI2_CH_INT_EN_FIFO_OVER … #define SUN6I_MIPI_CSI2_CH_INT_PD_REG … #define SUN6I_MIPI_CSI2_CH_INT_PD_CLEAR … #define SUN6I_MIPI_CSI2_CH_INT_PD_EOT_ERR … #define SUN6I_MIPI_CSI2_CH_INT_PD_CHKSUM_ERR … #define SUN6I_MIPI_CSI2_CH_INT_PD_ECC_WRN … #define SUN6I_MIPI_CSI2_CH_INT_PD_ECC_ERR … #define SUN6I_MIPI_CSI2_CH_INT_PD_LINE_SYNC_ERR … #define SUN6I_MIPI_CSI2_CH_INT_PD_FRAME_SYNC_ERR … #define SUN6I_MIPI_CSI2_CH_INT_PD_EMB_DATA … #define SUN6I_MIPI_CSI2_CH_INT_PD_PF … #define SUN6I_MIPI_CSI2_CH_INT_PD_PH_UPDATE … #define SUN6I_MIPI_CSI2_CH_INT_PD_LINE_START_SYNC … #define SUN6I_MIPI_CSI2_CH_INT_PD_LINE_END_SYNC … #define SUN6I_MIPI_CSI2_CH_INT_PD_FRAME_START_SYNC … #define SUN6I_MIPI_CSI2_CH_INT_PD_FRAME_END_SYNC … #define SUN6I_MIPI_CSI2_CH_INT_PD_FIFO_OVER … #define SUN6I_MIPI_CSI2_CH_DT_TRIGGER_REG … #define SUN6I_MIPI_CSI2_CH_CUR_PH_REG … #define SUN6I_MIPI_CSI2_CH_ECC_REG … #define SUN6I_MIPI_CSI2_CH_CKS_REG … #define SUN6I_MIPI_CSI2_CH_FRAME_NUM_REG … #define SUN6I_MIPI_CSI2_CH_LINE_NUM_REG … #define SUN6I_MIPI_CSI2_CH_OFFSET … #define SUN6I_MIPI_CSI2_CH_REG(reg, ch) … #endif
Codebase Browser
linux