/* SPDX-License-Identifier: GPL-2.0 */ /* * Hantro VPU codec driver * * Copyright (C) 2018 Rockchip Electronics Co., Ltd. * Alpha Lin <[email protected]> */ #ifndef ROCKCHIP_VPU2_REGS_H_ #define ROCKCHIP_VPU2_REGS_H_ /* Encoder registers. */ #define VEPU_REG_VP8_QUT_1ST(i) … #define VEPU_REG_VP8_QUT_DC_Y2(x) … #define VEPU_REG_VP8_QUT_DC_Y1(x) … #define VEPU_REG_VP8_QUT_2ND(i) … #define VEPU_REG_VP8_QUT_AC_Y1(x) … #define VEPU_REG_VP8_QUT_DC_CHR(x) … #define VEPU_REG_VP8_QUT_3RD(i) … #define VEPU_REG_VP8_QUT_AC_CHR(x) … #define VEPU_REG_VP8_QUT_AC_Y2(x) … #define VEPU_REG_VP8_QUT_4TH(i) … #define VEPU_REG_VP8_QUT_ZB_DC_CHR(x) … #define VEPU_REG_VP8_QUT_ZB_DC_Y2(x) … #define VEPU_REG_VP8_QUT_ZB_DC_Y1(x) … #define VEPU_REG_VP8_QUT_5TH(i) … #define VEPU_REG_VP8_QUT_ZB_AC_CHR(x) … #define VEPU_REG_VP8_QUT_ZB_AC_Y2(x) … #define VEPU_REG_VP8_QUT_ZB_AC_Y1(x) … #define VEPU_REG_VP8_QUT_6TH(i) … #define VEPU_REG_VP8_QUT_RND_DC_CHR(x) … #define VEPU_REG_VP8_QUT_RND_DC_Y2(x) … #define VEPU_REG_VP8_QUT_RND_DC_Y1(x) … #define VEPU_REG_VP8_QUT_7TH(i) … #define VEPU_REG_VP8_QUT_RND_AC_CHR(x) … #define VEPU_REG_VP8_QUT_RND_AC_Y2(x) … #define VEPU_REG_VP8_QUT_RND_AC_Y1(x) … #define VEPU_REG_VP8_QUT_8TH(i) … #define VEPU_REG_VP8_SEG_FILTER_LEVEL(x) … #define VEPU_REG_VP8_DEQUT_DC_CHR(x) … #define VEPU_REG_VP8_DEQUT_DC_Y2(x) … #define VEPU_REG_VP8_DEQUT_DC_Y1(x) … #define VEPU_REG_VP8_QUT_9TH(i) … #define VEPU_REG_VP8_DEQUT_AC_CHR(x) … #define VEPU_REG_VP8_DEQUT_AC_Y2(x) … #define VEPU_REG_VP8_DEQUT_AC_Y1(x) … #define VEPU_REG_ADDR_VP8_SEG_MAP … #define VEPU_REG_VP8_INTRA_4X4_PENALTY(i) … #define VEPU_REG_VP8_INTRA_4X4_PENALTY_0(x) … #define VEPU_REG_VP8_INTRA_4x4_PENALTY_1(x) … #define VEPU_REG_VP8_INTRA_16X16_PENALTY(i) … #define VEPU_REG_VP8_INTRA_16X16_PENALTY_0(x) … #define VEPU_REG_VP8_INTRA_16X16_PENALTY_1(x) … #define VEPU_REG_VP8_CONTROL … #define VEPU_REG_VP8_LF_MODE_DELTA_BPRED(x) … #define VEPU_REG_VP8_LF_REF_DELTA_INTRA_MB(x) … #define VEPU_REG_VP8_INTER_TYPE_BIT_COST(x) … #define VEPU_REG_VP8_REF_FRAME_VAL … #define VEPU_REG_VP8_COEF_DMV_PENALTY(x) … #define VEPU_REG_VP8_REF_FRAME(x) … #define VEPU_REG_VP8_LOOP_FILTER_REF_DELTA … #define VEPU_REG_VP8_LF_REF_DELTA_ALT_REF(x) … #define VEPU_REG_VP8_LF_REF_DELTA_LAST_REF(x) … #define VEPU_REG_VP8_LF_REF_DELTA_GOLDEN(x) … #define VEPU_REG_VP8_LOOP_FILTER_MODE_DELTA … #define VEPU_REG_VP8_LF_MODE_DELTA_SPLITMV(x) … #define VEPU_REG_VP8_LF_MODE_DELTA_ZEROMV(x) … #define VEPU_REG_VP8_LF_MODE_DELTA_NEWMV(x) … #define VEPU_REG_JPEG_LUMA_QUAT(i) … #define VEPU_REG_JPEG_CHROMA_QUAT(i) … #define VEPU_REG_INTRA_SLICE_BITMAP(i) … #define VEPU_REG_ADDR_VP8_DCT_PART(i) … #define VEPU_REG_INTRA_AREA_CTRL … #define VEPU_REG_INTRA_AREA_TOP(x) … #define VEPU_REG_INTRA_AREA_BOTTOM(x) … #define VEPU_REG_INTRA_AREA_LEFT(x) … #define VEPU_REG_INTRA_AREA_RIGHT(x) … #define VEPU_REG_CIR_INTRA_CTRL … #define VEPU_REG_CIR_INTRA_FIRST_MB(x) … #define VEPU_REG_CIR_INTRA_INTERVAL(x) … #define VEPU_REG_ADDR_IN_PLANE_0 … #define VEPU_REG_ADDR_IN_PLANE_1 … #define VEPU_REG_ADDR_IN_PLANE_2 … #define VEPU_REG_STR_HDR_REM_MSB … #define VEPU_REG_STR_HDR_REM_LSB … #define VEPU_REG_STR_BUF_LIMIT … #define VEPU_REG_AXI_CTRL … #define VEPU_REG_AXI_CTRL_READ_ID(x) … #define VEPU_REG_AXI_CTRL_WRITE_ID(x) … #define VEPU_REG_AXI_CTRL_BURST_LEN(x) … #define VEPU_REG_AXI_CTRL_INCREMENT_MODE(x) … #define VEPU_REG_AXI_CTRL_BIRST_DISCARD(x) … #define VEPU_REG_AXI_CTRL_BIRST_DISABLE … #define VEPU_QP_ADJUST_MAD_DELTA_ROI … #define VEPU_REG_ROI_QP_DELTA_1 … #define VEPU_REG_ROI_QP_DELTA_2 … #define VEPU_REG_MAD_QP_ADJUSTMENT … #define VEPU_REG_ADDR_REF_LUMA … #define VEPU_REG_ADDR_REF_CHROMA … #define VEPU_REG_QP_SUM_DIV2 … #define VEPU_REG_QP_SUM(x) … #define VEPU_REG_ENC_CTRL0 … #define VEPU_REG_DISABLE_QUARTER_PIXEL_MV … #define VEPU_REG_DEBLOCKING_FILTER_MODE(x) … #define VEPU_REG_CABAC_INIT_IDC(x) … #define VEPU_REG_ENTROPY_CODING_MODE … #define VEPU_REG_H264_TRANS8X8_MODE … #define VEPU_REG_H264_INTER4X4_MODE … #define VEPU_REG_H264_STREAM_MODE … #define VEPU_REG_H264_SLICE_SIZE(x) … #define VEPU_REG_ENC_OVER_FILL_STRM_OFFSET … #define VEPU_REG_STREAM_START_OFFSET(x) … #define VEPU_REG_SKIP_MACROBLOCK_PENALTY(x) … #define VEPU_REG_IN_IMG_CTRL_OVRFLR_D4(x) … #define VEPU_REG_IN_IMG_CTRL_OVRFLB(x) … #define VEPU_REG_INPUT_LUMA_INFO … #define VEPU_REG_IN_IMG_CHROMA_OFFSET(x) … #define VEPU_REG_IN_IMG_LUMA_OFFSET(x) … #define VEPU_REG_IN_IMG_CTRL_ROW_LEN(x) … #define VEPU_REG_RLC_SUM … #define VEPU_REG_RLC_SUM_OUT(x) … #define VEPU_REG_SPLIT_PENALTY_4X4 … #define VEPU_REG_VP8_SPLIT_PENALTY_4X4 … #define VEPU_REG_ADDR_REC_LUMA … #define VEPU_REG_ADDR_REC_CHROMA … #define VEPU_REG_CHECKPOINT(i) … #define VEPU_REG_CHECKPOINT_CHECK0(x) … #define VEPU_REG_CHECKPOINT_CHECK1(x) … #define VEPU_REG_CHECKPOINT_RESULT(x) … #define VEPU_REG_VP8_SEG0_QUANT_AC_Y1 … #define VEPU_REG_VP8_SEG0_RND_AC_Y1(x) … #define VEPU_REG_VP8_SEG0_ZBIN_AC_Y1(x) … #define VEPU_REG_VP8_SEG0_QUT_AC_Y1(x) … #define VEPU_REG_VP8_SEG0_QUANT_DC_Y2 … #define VEPU_REG_VP8_SEG0_RND_DC_Y2(x) … #define VEPU_REG_VP8_SEG0_ZBIN_DC_Y2(x) … #define VEPU_REG_VP8_SEG0_QUT_DC_Y2(x) … #define VEPU_REG_VP8_SEG0_QUANT_AC_Y2 … #define VEPU_REG_VP8_SEG0_RND_AC_Y2(x) … #define VEPU_REG_VP8_SEG0_ZBIN_AC_Y2(x) … #define VEPU_REG_VP8_SEG0_QUT_AC_Y2(x) … #define VEPU_REG_VP8_SEG0_QUANT_DC_CHR … #define VEPU_REG_VP8_SEG0_RND_DC_CHR(x) … #define VEPU_REG_VP8_SEG0_ZBIN_DC_CHR(x) … #define VEPU_REG_VP8_SEG0_QUT_DC_CHR(x) … #define VEPU_REG_VP8_SEG0_QUANT_AC_CHR … #define VEPU_REG_VP8_SEG0_RND_AC_CHR(x) … #define VEPU_REG_VP8_SEG0_ZBIN_AC_CHR(x) … #define VEPU_REG_VP8_SEG0_QUT_AC_CHR(x) … #define VEPU_REG_VP8_SEG0_QUANT_DQUT … #define VEPU_REG_VP8_MV_REF_IDX1(x) … #define VEPU_REG_VP8_SEG0_DQUT_DC_Y2(x) … #define VEPU_REG_VP8_SEG0_DQUT_AC_Y1(x) … #define VEPU_REG_VP8_SEG0_DQUT_DC_Y1(x) … #define VEPU_REG_CHKPT_WORD_ERR(i) … #define VEPU_REG_CHKPT_WORD_ERR_CHK0(x) … #define VEPU_REG_CHKPT_WORD_ERR_CHK1(x) … #define VEPU_REG_VP8_SEG0_QUANT_DQUT_1 … #define VEPU_REG_VP8_SEGMENT_MAP_UPDATE … #define VEPU_REG_VP8_SEGMENT_EN … #define VEPU_REG_VP8_MV_REF_IDX2_EN … #define VEPU_REG_VP8_MV_REF_IDX2(x) … #define VEPU_REG_VP8_SEG0_DQUT_AC_CHR(x) … #define VEPU_REG_VP8_SEG0_DQUT_DC_CHR(x) … #define VEPU_REG_VP8_SEG0_DQUT_AC_Y2(x) … #define VEPU_REG_VP8_BOOL_ENC_VALUE … #define VEPU_REG_CHKPT_DELTA_QP … #define VEPU_REG_CHKPT_DELTA_QP_CHK0(x) … #define VEPU_REG_CHKPT_DELTA_QP_CHK1(x) … #define VEPU_REG_CHKPT_DELTA_QP_CHK2(x) … #define VEPU_REG_CHKPT_DELTA_QP_CHK3(x) … #define VEPU_REG_CHKPT_DELTA_QP_CHK4(x) … #define VEPU_REG_CHKPT_DELTA_QP_CHK5(x) … #define VEPU_REG_CHKPT_DELTA_QP_CHK6(x) … #define VEPU_REG_VP8_ENC_CTRL2 … #define VEPU_REG_VP8_ZERO_MV_PENALTY_FOR_REF2(x) … #define VEPU_REG_VP8_FILTER_SHARPNESS(x) … #define VEPU_REG_VP8_FILTER_LEVEL(x) … #define VEPU_REG_VP8_DCT_PARTITION_CNT(x) … #define VEPU_REG_VP8_BOOL_ENC_VALUE_BITS(x) … #define VEPU_REG_VP8_BOOL_ENC_RANGE(x) … #define VEPU_REG_ENC_CTRL1 … #define VEPU_REG_MAD_THRESHOLD(x) … #define VEPU_REG_COMPLETED_SLICES(x) … #define VEPU_REG_IN_IMG_CTRL_FMT(x) … #define VEPU_REG_IN_IMG_ROTATE_MODE(x) … #define VEPU_REG_SIZE_TABLE_PRESENT … #define VEPU_REG_INTRA_INTER_MODE … #define VEPU_REG_INTRA16X16_MODE(x) … #define VEPU_REG_INTER_MODE(x) … #define VEPU_REG_ENC_CTRL2 … #define VEPU_REG_PPS_INIT_QP(x) … #define VEPU_REG_SLICE_FILTER_ALPHA(x) … #define VEPU_REG_SLICE_FILTER_BETA(x) … #define VEPU_REG_CHROMA_QP_OFFSET(x) … #define VEPU_REG_FILTER_DISABLE … #define VEPU_REG_IDR_PIC_ID(x) … #define VEPU_REG_CONSTRAINED_INTRA_PREDICTION … #define VEPU_REG_ADDR_OUTPUT_STREAM … #define VEPU_REG_ADDR_OUTPUT_CTRL … #define VEPU_REG_ADDR_NEXT_PIC … #define VEPU_REG_ADDR_MV_OUT … #define VEPU_REG_ADDR_CABAC_TBL … #define VEPU_REG_ROI1 … #define VEPU_REG_ROI1_TOP_MB(x) … #define VEPU_REG_ROI1_BOTTOM_MB(x) … #define VEPU_REG_ROI1_LEFT_MB(x) … #define VEPU_REG_ROI1_RIGHT_MB(x) … #define VEPU_REG_ROI2 … #define VEPU_REG_ROI2_TOP_MB(x) … #define VEPU_REG_ROI2_BOTTOM_MB(x) … #define VEPU_REG_ROI2_LEFT_MB(x) … #define VEPU_REG_ROI2_RIGHT_MB(x) … #define VEPU_REG_STABLE_MATRIX(i) … #define VEPU_REG_STABLE_MOTION_SUM … #define VEPU_REG_STABILIZATION_OUTPUT … #define VEPU_REG_STABLE_MIN_VALUE(x) … #define VEPU_REG_STABLE_MODE_SEL(x) … #define VEPU_REG_STABLE_HOR_GMV(x) … #define VEPU_REG_RGB2YUV_CONVERSION_COEF1 … #define VEPU_REG_RGB2YUV_CONVERSION_COEFB(x) … #define VEPU_REG_RGB2YUV_CONVERSION_COEFA(x) … #define VEPU_REG_RGB2YUV_CONVERSION_COEF2 … #define VEPU_REG_RGB2YUV_CONVERSION_COEFE(x) … #define VEPU_REG_RGB2YUV_CONVERSION_COEFC(x) … #define VEPU_REG_RGB2YUV_CONVERSION_COEF3 … #define VEPU_REG_RGB2YUV_CONVERSION_COEFF(x) … #define VEPU_REG_RGB_MASK_MSB … #define VEPU_REG_RGB_MASK_B_MSB(x) … #define VEPU_REG_RGB_MASK_G_MSB(x) … #define VEPU_REG_RGB_MASK_R_MSB(x) … #define VEPU_REG_MV_PENALTY … #define VEPU_REG_1MV_PENALTY(x) … #define VEPU_REG_QMV_PENALTY(x) … #define VEPU_REG_4MV_PENALTY(x) … #define VEPU_REG_SPLIT_MV_MODE_EN … #define VEPU_REG_QP_VAL … #define VEPU_REG_H264_LUMA_INIT_QP(x) … #define VEPU_REG_H264_QP_MAX(x) … #define VEPU_REG_H264_QP_MIN(x) … #define VEPU_REG_H264_CHKPT_DISTANCE(x) … #define VEPU_REG_VP8_SEG0_QUANT_DC_Y1 … #define VEPU_REG_VP8_SEG0_RND_DC_Y1(x) … #define VEPU_REG_VP8_SEG0_ZBIN_DC_Y1(x) … #define VEPU_REG_VP8_SEG0_QUT_DC_Y1(x) … #define VEPU_REG_MVC_RELATE … #define VEPU_REG_ZERO_MV_FAVOR_D2(x) … #define VEPU_REG_PENALTY_4X4MV(x) … #define VEPU_REG_MVC_VIEW_ID(x) … #define VEPU_REG_MVC_ANCHOR_PIC_FLAG … #define VEPU_REG_MVC_PRIORITY_ID(x) … #define VEPU_REG_MVC_TEMPORAL_ID(x) … #define VEPU_REG_MVC_INTER_VIEW_FLAG … #define VEPU_REG_ENCODE_START … #define VEPU_REG_MB_HEIGHT(x) … #define VEPU_REG_MB_WIDTH(x) … #define VEPU_REG_FRAME_TYPE_INTER … #define VEPU_REG_FRAME_TYPE_INTRA … #define VEPU_REG_FRAME_TYPE_MVCINTER … #define VEPU_REG_ENCODE_FORMAT_JPEG … #define VEPU_REG_ENCODE_FORMAT_H264 … #define VEPU_REG_ENCODE_ENABLE … #define VEPU_REG_MB_CTRL … #define VEPU_REG_MB_CNT_OUT(x) … #define VEPU_REG_MB_CNT_SET(x) … #define VEPU_REG_DATA_ENDIAN … #define VEPU_REG_INPUT_SWAP8 … #define VEPU_REG_INPUT_SWAP16 … #define VEPU_REG_INPUT_SWAP32 … #define VEPU_REG_OUTPUT_SWAP8 … #define VEPU_REG_OUTPUT_SWAP16 … #define VEPU_REG_OUTPUT_SWAP32 … #define VEPU_REG_TEST_IRQ … #define VEPU_REG_TEST_COUNTER(x) … #define VEPU_REG_TEST_REG … #define VEPU_REG_TEST_MEMORY … #define VEPU_REG_TEST_LEN(x) … #define VEPU_REG_ENC_CTRL3 … #define VEPU_REG_PPS_ID(x) … #define VEPU_REG_INTRA_PRED_MODE(x) … #define VEPU_REG_FRAME_NUM(x) … #define VEPU_REG_ENC_CTRL4 … #define VEPU_REG_MV_PENALTY_16X8_8X16(x) … #define VEPU_REG_MV_PENALTY_8X8(x) … #define VEPU_REG_MV_PENALTY_8X4_4X8(x) … #define VEPU_REG_ADDR_VP8_PROB_CNT … #define VEPU_REG_INTERRUPT … #define VEPU_REG_INTERRUPT_NON … #define VEPU_REG_MV_WRITE_EN … #define VEPU_REG_RECON_WRITE_DIS … #define VEPU_REG_INTERRUPT_SLICE_READY_EN … #define VEPU_REG_CLK_GATING_EN … #define VEPU_REG_INTERRUPT_TIMEOUT_EN … #define VEPU_REG_INTERRUPT_RESET … #define VEPU_REG_INTERRUPT_DIS_BIT … #define VEPU_REG_INTERRUPT_TIMEOUT … #define VEPU_REG_INTERRUPT_BUFFER_FULL … #define VEPU_REG_INTERRUPT_BUS_ERROR … #define VEPU_REG_INTERRUPT_FUSE … #define VEPU_REG_INTERRUPT_SLICE_READY … #define VEPU_REG_INTERRUPT_FRAME_READY … #define VEPU_REG_INTERRUPT_BIT … #define VEPU_REG_DMV_PENALTY_TBL(i) … #define VEPU_REG_DMV_PENALTY_TABLE_BIT(x, i) … #define VEPU_REG_DMV_Q_PIXEL_PENALTY_TBL(i) … #define VEPU_REG_DMV_Q_PIXEL_PENALTY_TABLE_BIT(x, i) … /* vpu decoder register */ #define VDPU_REG_DEC_CTRL0 … #define VDPU_REG_REF_BUF_CTRL2_REFBU2_PICID(x) … #define VDPU_REG_REF_BUF_CTRL2_REFBU2_THR(x) … #define VDPU_REG_CONFIG_TILED_MODE_LSB … #define VDPU_REG_CONFIG_DEC_ADV_PRE_DIS … #define VDPU_REG_CONFIG_DEC_SCMD_DIS … #define VDPU_REG_DEC_CTRL0_SKIP_MODE … #define VDPU_REG_DEC_CTRL0_FILTERING_DIS … #define VDPU_REG_DEC_CTRL0_PIC_FIXED_QUANT … #define VDPU_REG_CONFIG_DEC_LATENCY(x) … #define VDPU_REG_CONFIG_TILED_MODE_MSB(x) … #define VDPU_REG_CONFIG_DEC_OUT_TILED_E … #define VDPU_REG_STREAM_LEN … #define VDPU_REG_DEC_CTRL3_INIT_QP(x) … #define VDPU_REG_DEC_STREAM_LEN_HI … #define VDPU_REG_DEC_CTRL3_STREAM_LEN(x) … #define VDPU_REG_ERROR_CONCEALMENT … #define VDPU_REG_REF_BUF_CTRL2_APF_THRESHOLD(x) … #define VDPU_REG_ERR_CONC_STARTMB_X(x) … #define VDPU_REG_ERR_CONC_STARTMB_Y(x) … #define VDPU_REG_DEC_FORMAT … #define VDPU_REG_DEC_CTRL0_DEC_MODE(x) … #define VDPU_REG_DATA_ENDIAN … #define VDPU_REG_CONFIG_DEC_STRENDIAN_E … #define VDPU_REG_CONFIG_DEC_STRSWAP32_E … #define VDPU_REG_CONFIG_DEC_OUTSWAP32_E … #define VDPU_REG_CONFIG_DEC_INSWAP32_E … #define VDPU_REG_CONFIG_DEC_OUT_ENDIAN … #define VDPU_REG_CONFIG_DEC_IN_ENDIAN … #define VDPU_REG_INTERRUPT … #define VDPU_REG_INTERRUPT_DEC_TIMEOUT … #define VDPU_REG_INTERRUPT_DEC_ERROR_INT … #define VDPU_REG_INTERRUPT_DEC_PIC_INF … #define VDPU_REG_INTERRUPT_DEC_SLICE_INT … #define VDPU_REG_INTERRUPT_DEC_ASO_INT … #define VDPU_REG_INTERRUPT_DEC_BUFFER_INT … #define VDPU_REG_INTERRUPT_DEC_BUS_INT … #define VDPU_REG_INTERRUPT_DEC_RDY_INT … #define VDPU_REG_INTERRUPT_DEC_IRQ_DIS … #define VDPU_REG_INTERRUPT_DEC_IRQ … #define VDPU_REG_AXI_CTRL … #define VDPU_REG_AXI_DEC_SEL … #define VDPU_REG_CONFIG_DEC_DATA_DISC_E … #define VDPU_REG_PARAL_BUS_E(x) … #define VDPU_REG_CONFIG_DEC_MAX_BURST(x) … #define VDPU_REG_DEC_CTRL0_DEC_AXI_WR_ID(x) … #define VDPU_REG_CONFIG_DEC_AXI_RD_ID(x) … #define VDPU_REG_EN_FLAGS … #define VDPU_REG_AHB_HLOCK_E … #define VDPU_REG_CACHE_E … #define VDPU_REG_PREFETCH_SINGLE_CHANNEL_E … #define VDPU_REG_INTRA_3_CYCLE_ENHANCE … #define VDPU_REG_INTRA_DOUBLE_SPEED … #define VDPU_REG_INTER_DOUBLE_SPEED … #define VDPU_REG_DEC_CTRL3_START_CODE_E … #define VDPU_REG_DEC_CTRL3_CH_8PIX_ILEAV_E … #define VDPU_REG_DEC_CTRL0_RLC_MODE_E … #define VDPU_REG_DEC_CTRL0_DIVX3_E … #define VDPU_REG_DEC_CTRL0_PJPEG_E … #define VDPU_REG_DEC_CTRL0_PIC_INTERLACE_E … #define VDPU_REG_DEC_CTRL0_PIC_FIELDMODE_E … #define VDPU_REG_DEC_CTRL0_PIC_B_E … #define VDPU_REG_DEC_CTRL0_PIC_INTER_E … #define VDPU_REG_DEC_CTRL0_PIC_TOPFIELD_E … #define VDPU_REG_DEC_CTRL0_FWD_INTERLACE_E … #define VDPU_REG_DEC_CTRL0_SORENSON_E … #define VDPU_REG_DEC_CTRL0_WRITE_MVS_E … #define VDPU_REG_DEC_CTRL0_REF_TOPFIELD_E … #define VDPU_REG_DEC_CTRL0_REFTOPFIRST_E … #define VDPU_REG_DEC_CTRL0_SEQ_MBAFF_E … #define VDPU_REG_DEC_CTRL0_PICORD_COUNT_E … #define VDPU_REG_CONFIG_DEC_TIMEOUT_E … #define VDPU_REG_CONFIG_DEC_CLK_GATE_E … #define VDPU_REG_DEC_CTRL0_DEC_OUT_DIS … #define VDPU_REG_REF_BUF_CTRL2_REFBU2_BUF_E … #define VDPU_REG_INTERRUPT_DEC_E … #define VDPU_REG_SOFT_RESET … #define VDPU_REG_PRED_FLT … #define VDPU_REG_PRED_FLT_PRED_BC_TAP_0_0(x) … #define VDPU_REG_PRED_FLT_PRED_BC_TAP_0_1(x) … #define VDPU_REG_PRED_FLT_PRED_BC_TAP_0_2(x) … #define VDPU_REG_ADDITIONAL_CHROMA_ADDRESS … #define VDPU_REG_ADDR_QTABLE … #define VDPU_REG_DIRECT_MV_ADDR … #define VDPU_REG_ADDR_DST … #define VDPU_REG_ADDR_STR … #define VDPU_REG_REFBUF_RELATED … #define VDPU_REG_FWD_PIC(i) … #define VDPU_REG_FWD_PIC_PINIT_RLIST_F5(x) … #define VDPU_REG_FWD_PIC_PINIT_RLIST_F4(x) … #define VDPU_REG_FWD_PIC_PINIT_RLIST_F3(x) … #define VDPU_REG_FWD_PIC_PINIT_RLIST_F2(x) … #define VDPU_REG_FWD_PIC_PINIT_RLIST_F1(x) … #define VDPU_REG_FWD_PIC_PINIT_RLIST_F0(x) … #define VDPU_REG_REF_PIC(i) … #define VDPU_REG_REF_PIC_REFER1_NBR(x) … #define VDPU_REG_REF_PIC_REFER0_NBR(x) … #define VDPU_REG_H264_ADDR_REF(i) … #define VDPU_REG_ADDR_REF_FIELD_E … #define VDPU_REG_ADDR_REF_TOPC_E … #define VDPU_REG_INITIAL_REF_PIC_LIST0 … #define VDPU_REG_BD_REF_PIC_BINIT_RLIST_F5(x) … #define VDPU_REG_BD_REF_PIC_BINIT_RLIST_F4(x) … #define VDPU_REG_BD_REF_PIC_BINIT_RLIST_F3(x) … #define VDPU_REG_BD_REF_PIC_BINIT_RLIST_F2(x) … #define VDPU_REG_BD_REF_PIC_BINIT_RLIST_F1(x) … #define VDPU_REG_BD_REF_PIC_BINIT_RLIST_F0(x) … #define VDPU_REG_INITIAL_REF_PIC_LIST1 … #define VDPU_REG_BD_REF_PIC_BINIT_RLIST_F11(x) … #define VDPU_REG_BD_REF_PIC_BINIT_RLIST_F10(x) … #define VDPU_REG_BD_REF_PIC_BINIT_RLIST_F9(x) … #define VDPU_REG_BD_REF_PIC_BINIT_RLIST_F8(x) … #define VDPU_REG_BD_REF_PIC_BINIT_RLIST_F7(x) … #define VDPU_REG_BD_REF_PIC_BINIT_RLIST_F6(x) … #define VDPU_REG_INITIAL_REF_PIC_LIST2 … #define VDPU_REG_BD_REF_PIC_BINIT_RLIST_F15(x) … #define VDPU_REG_BD_REF_PIC_BINIT_RLIST_F14(x) … #define VDPU_REG_BD_REF_PIC_BINIT_RLIST_F13(x) … #define VDPU_REG_BD_REF_PIC_BINIT_RLIST_F12(x) … #define VDPU_REG_INITIAL_REF_PIC_LIST3 … #define VDPU_REG_BD_REF_PIC_BINIT_RLIST_B5(x) … #define VDPU_REG_BD_REF_PIC_BINIT_RLIST_B4(x) … #define VDPU_REG_BD_REF_PIC_BINIT_RLIST_B3(x) … #define VDPU_REG_BD_REF_PIC_BINIT_RLIST_B2(x) … #define VDPU_REG_BD_REF_PIC_BINIT_RLIST_B1(x) … #define VDPU_REG_BD_REF_PIC_BINIT_RLIST_B0(x) … #define VDPU_REG_INITIAL_REF_PIC_LIST4 … #define VDPU_REG_BD_REF_PIC_BINIT_RLIST_B11(x) … #define VDPU_REG_BD_REF_PIC_BINIT_RLIST_B10(x) … #define VDPU_REG_BD_REF_PIC_BINIT_RLIST_B9(x) … #define VDPU_REG_BD_REF_PIC_BINIT_RLIST_B8(x) … #define VDPU_REG_BD_REF_PIC_BINIT_RLIST_B7(x) … #define VDPU_REG_BD_REF_PIC_BINIT_RLIST_B6(x) … #define VDPU_REG_INITIAL_REF_PIC_LIST5 … #define VDPU_REG_BD_REF_PIC_BINIT_RLIST_B15(x) … #define VDPU_REG_BD_REF_PIC_BINIT_RLIST_B14(x) … #define VDPU_REG_BD_REF_PIC_BINIT_RLIST_B13(x) … #define VDPU_REG_BD_REF_PIC_BINIT_RLIST_B12(x) … #define VDPU_REG_INITIAL_REF_PIC_LIST6 … #define VDPU_REG_BD_P_REF_PIC_PINIT_RLIST_F3(x) … #define VDPU_REG_BD_P_REF_PIC_PINIT_RLIST_F2(x) … #define VDPU_REG_BD_P_REF_PIC_PINIT_RLIST_F1(x) … #define VDPU_REG_BD_P_REF_PIC_PINIT_RLIST_F0(x) … #define VDPU_REG_LT_REF … #define VDPU_REG_VALID_REF … #define VDPU_REG_H264_PIC_MB_SIZE … #define VDPU_REG_DEC_CTRL2_CH_QP_OFFSET2(x) … #define VDPU_REG_DEC_CTRL2_CH_QP_OFFSET(x) … #define VDPU_REG_DEC_CTRL1_PIC_MB_HEIGHT_P(x) … #define VDPU_REG_DEC_CTRL1_PIC_MB_WIDTH(x) … #define VDPU_REG_H264_CTRL … #define VDPU_REG_DEC_CTRL4_WEIGHT_BIPR_IDC(x) … #define VDPU_REG_DEC_CTRL1_REF_FRAMES(x) … #define VDPU_REG_CURRENT_FRAME … #define VDPU_REG_DEC_CTRL5_FILT_CTRL_PRES … #define VDPU_REG_DEC_CTRL5_RDPIC_CNT_PRES … #define VDPU_REG_DEC_CTRL4_FRAMENUM_LEN(x) … #define VDPU_REG_DEC_CTRL4_FRAMENUM(x) … #define VDPU_REG_REF_FRAME … #define VDPU_REG_DEC_CTRL5_REFPIC_MK_LEN(x) … #define VDPU_REG_DEC_CTRL5_IDR_PIC_ID(x) … #define VDPU_REG_DEC_CTRL6 … #define VDPU_REG_DEC_CTRL6_PPS_ID(x) … #define VDPU_REG_DEC_CTRL6_REFIDX1_ACTIVE(x) … #define VDPU_REG_DEC_CTRL6_REFIDX0_ACTIVE(x) … #define VDPU_REG_DEC_CTRL6_POC_LENGTH(x) … #define VDPU_REG_ENABLE_FLAG … #define VDPU_REG_DEC_CTRL5_IDR_PIC_E … #define VDPU_REG_DEC_CTRL4_DIR_8X8_INFER_E … #define VDPU_REG_DEC_CTRL4_BLACKWHITE_E … #define VDPU_REG_DEC_CTRL4_CABAC_E … #define VDPU_REG_DEC_CTRL4_WEIGHT_PRED_E … #define VDPU_REG_DEC_CTRL5_CONST_INTRA_E … #define VDPU_REG_DEC_CTRL5_8X8TRANS_FLAG_E … #define VDPU_REG_DEC_CTRL2_TYPE1_QUANT_E … #define VDPU_REG_DEC_CTRL2_FIELDPIC_FLAG_E … #define VDPU_REG_VP8_PIC_MB_SIZE … #define VDPU_REG_DEC_PIC_MB_WIDTH(x) … #define VDPU_REG_DEC_MB_WIDTH_OFF(x) … #define VDPU_REG_DEC_PIC_MB_HEIGHT_P(x) … #define VDPU_REG_DEC_MB_HEIGHT_OFF(x) … #define VDPU_REG_DEC_CTRL1_PIC_MB_W_EXT(x) … #define VDPU_REG_DEC_CTRL1_PIC_MB_H_EXT(x) … #define VDPU_REG_VP8_DCT_START_BIT … #define VDPU_REG_DEC_CTRL4_DCT1_START_BIT(x) … #define VDPU_REG_DEC_CTRL4_DCT2_START_BIT(x) … #define VDPU_REG_DEC_CTRL4_VC1_HEIGHT_EXT … #define VDPU_REG_DEC_CTRL4_BILIN_MC_E … #define VDPU_REG_VP8_CTRL0 … #define VDPU_REG_DEC_CTRL2_STRM_START_BIT(x) … #define VDPU_REG_DEC_CTRL2_STRM1_START_BIT(x) … #define VDPU_REG_DEC_CTRL2_BOOLEAN_VALUE(x) … #define VDPU_REG_DEC_CTRL2_BOOLEAN_RANGE(x) … #define VDPU_REG_VP8_DATA_VAL … #define VDPU_REG_DEC_CTRL6_COEFFS_PART_AM(x) … #define VDPU_REG_DEC_CTRL6_STREAM1_LEN(x) … #define VDPU_REG_PRED_FLT7 … #define VDPU_REG_PRED_FLT_PRED_BC_TAP_5_1(x) … #define VDPU_REG_PRED_FLT_PRED_BC_TAP_5_2(x) … #define VDPU_REG_PRED_FLT_PRED_BC_TAP_5_3(x) … #define VDPU_REG_PRED_FLT8 … #define VDPU_REG_PRED_FLT_PRED_BC_TAP_6_0(x) … #define VDPU_REG_PRED_FLT_PRED_BC_TAP_6_1(x) … #define VDPU_REG_PRED_FLT_PRED_BC_TAP_6_2(x) … #define VDPU_REG_PRED_FLT9 … #define VDPU_REG_PRED_FLT_PRED_BC_TAP_6_3(x) … #define VDPU_REG_PRED_FLT_PRED_BC_TAP_7_0(x) … #define VDPU_REG_PRED_FLT_PRED_BC_TAP_7_1(x) … #define VDPU_REG_PRED_FLT10 … #define VDPU_REG_PRED_FLT_PRED_BC_TAP_7_2(x) … #define VDPU_REG_PRED_FLT_PRED_BC_TAP_7_3(x) … #define VDPU_REG_BD_REF_PIC_PRED_TAP_2_M1(x) … #define VDPU_REG_BD_REF_PIC_PRED_TAP_2_4(x) … #define VDPU_REG_BD_REF_PIC_PRED_TAP_4_M1(x) … #define VDPU_REG_BD_REF_PIC_PRED_TAP_4_4(x) … #define VDPU_REG_BD_REF_PIC_PRED_TAP_6_M1(x) … #define VDPU_REG_BD_REF_PIC_PRED_TAP_6_4(x) … #define VDPU_REG_FILTER_LEVEL … #define VDPU_REG_REF_PIC_LF_LEVEL_0(x) … #define VDPU_REG_REF_PIC_LF_LEVEL_1(x) … #define VDPU_REG_REF_PIC_LF_LEVEL_2(x) … #define VDPU_REG_REF_PIC_LF_LEVEL_3(x) … #define VDPU_REG_VP8_QUANTER0 … #define VDPU_REG_REF_PIC_QUANT_DELTA_0(x) … #define VDPU_REG_REF_PIC_QUANT_DELTA_1(x) … #define VDPU_REG_REF_PIC_QUANT_0(x) … #define VDPU_REG_REF_PIC_QUANT_1(x) … #define VDPU_REG_VP8_ADDR_REF0 … #define VDPU_REG_FILTER_MB_ADJ … #define VDPU_REG_REF_PIC_FILT_TYPE_E … #define VDPU_REG_REF_PIC_FILT_SHARPNESS(x) … #define VDPU_REG_FILT_MB_ADJ_0(x) … #define VDPU_REG_FILT_MB_ADJ_1(x) … #define VDPU_REG_FILT_MB_ADJ_2(x) … #define VDPU_REG_FILT_MB_ADJ_3(x) … #define VDPU_REG_FILTER_REF_ADJ … #define VDPU_REG_REF_PIC_ADJ_0(x) … #define VDPU_REG_REF_PIC_ADJ_1(x) … #define VDPU_REG_REF_PIC_ADJ_2(x) … #define VDPU_REG_REF_PIC_ADJ_3(x) … #define VDPU_REG_VP8_ADDR_REF2_5(i) … #define VDPU_REG_VP8_GREF_SIGN_BIAS … #define VDPU_REG_VP8_AREF_SIGN_BIAS … #define VDPU_REG_VP8_DCT_BASE(i) … #define VDPU_REG_VP8_ADDR_CTRL_PART … #define VDPU_REG_VP8_ADDR_REF1 … #define VDPU_REG_VP8_SEGMENT_VAL … #define VDPU_REG_FWD_PIC1_SEGMENT_BASE(x) … #define VDPU_REG_FWD_PIC1_SEGMENT_UPD_E … #define VDPU_REG_FWD_PIC1_SEGMENT_E … #define VDPU_REG_VP8_DCT_START_BIT2 … #define VDPU_REG_DEC_CTRL7_DCT3_START_BIT(x) … #define VDPU_REG_DEC_CTRL7_DCT4_START_BIT(x) … #define VDPU_REG_DEC_CTRL7_DCT5_START_BIT(x) … #define VDPU_REG_DEC_CTRL7_DCT6_START_BIT(x) … #define VDPU_REG_DEC_CTRL7_DCT7_START_BIT(x) … #define VDPU_REG_VP8_QUANTER1 … #define VDPU_REG_REF_PIC_QUANT_DELTA_2(x) … #define VDPU_REG_REF_PIC_QUANT_DELTA_3(x) … #define VDPU_REG_REF_PIC_QUANT_2(x) … #define VDPU_REG_REF_PIC_QUANT_3(x) … #define VDPU_REG_VP8_QUANTER2 … #define VDPU_REG_REF_PIC_QUANT_DELTA_4(x) … #define VDPU_REG_REF_PIC_QUANT_4(x) … #define VDPU_REG_REF_PIC_QUANT_5(x) … #define VDPU_REG_PRED_FLT1 … #define VDPU_REG_PRED_FLT_PRED_BC_TAP_0_3(x) … #define VDPU_REG_PRED_FLT_PRED_BC_TAP_1_0(x) … #define VDPU_REG_PRED_FLT_PRED_BC_TAP_1_1(x) … #define VDPU_REG_PRED_FLT2 … #define VDPU_REG_PRED_FLT_PRED_BC_TAP_1_2(x) … #define VDPU_REG_PRED_FLT_PRED_BC_TAP_1_3(x) … #define VDPU_REG_PRED_FLT_PRED_BC_TAP_2_0(x) … #define VDPU_REG_PRED_FLT3 … #define VDPU_REG_PRED_FLT_PRED_BC_TAP_2_1(x) … #define VDPU_REG_PRED_FLT_PRED_BC_TAP_2_2(x) … #define VDPU_REG_PRED_FLT_PRED_BC_TAP_2_3(x) … #define VDPU_REG_PRED_FLT4 … #define VDPU_REG_PRED_FLT_PRED_BC_TAP_3_0(x) … #define VDPU_REG_PRED_FLT_PRED_BC_TAP_3_1(x) … #define VDPU_REG_PRED_FLT_PRED_BC_TAP_3_2(x) … #define VDPU_REG_PRED_FLT5 … #define VDPU_REG_PRED_FLT_PRED_BC_TAP_3_3(x) … #define VDPU_REG_PRED_FLT_PRED_BC_TAP_4_0(x) … #define VDPU_REG_PRED_FLT_PRED_BC_TAP_4_1(x) … #define VDPU_REG_PRED_FLT6 … #define VDPU_REG_PRED_FLT_PRED_BC_TAP_4_2(x) … #define VDPU_REG_PRED_FLT_PRED_BC_TAP_4_3(x) … #define VDPU_REG_PRED_FLT_PRED_BC_TAP_5_0(x) … #endif /* ROCKCHIP_VPU2_REGS_H_ */
Codebase Browser
linux