/* SPDX-License-Identifier: GPL-2.0-or-later */ /* * mxl111sf-reg.h - driver for the MaxLinear MXL111SF * * Copyright (C) 2010-2014 Michael Krufky <[email protected]> */ #ifndef _DVB_USB_MXL111SF_REG_H_ #define _DVB_USB_MXL111SF_REG_H_ #define CHIP_ID_REG … #define TOP_CHIP_REV_ID_REG … #define V6_SNR_RB_LSB_REG … #define V6_SNR_RB_MSB_REG … #define V6_N_ACCUMULATE_REG … #define V6_RS_AVG_ERRORS_LSB_REG … #define V6_RS_AVG_ERRORS_MSB_REG … #define V6_IRQ_STATUS_REG … #define IRQ_MASK_FEC_LOCK … #define V6_SYNC_LOCK_REG … #define SYNC_LOCK_MASK … #define V6_RS_LOCK_DET_REG … #define RS_LOCK_DET_MASK … #define V6_INITACQ_NODETECT_REG … #define V6_FORCE_NFFT_CPSIZE_REG … #define V6_CODE_RATE_TPS_REG … #define V6_CODE_RATE_TPS_MASK … #define V6_CP_LOCK_DET_REG … #define V6_CP_LOCK_DET_MASK … #define V6_TPS_HIERACHY_REG … #define V6_TPS_HIERARCHY_INFO_MASK … #define V6_MODORDER_TPS_REG … #define V6_PARAM_CONSTELLATION_MASK … #define V6_MODE_TPS_REG … #define V6_PARAM_FFT_MODE_MASK … #define V6_CP_TPS_REG … #define V6_PARAM_GI_MASK … #define V6_TPS_LOCK_REG … #define V6_PARAM_TPS_LOCK_MASK … #define V6_FEC_PER_COUNT_REG … #define V6_FEC_PER_SCALE_REG … #define V6_FEC_PER_SCALE_MASK … #define V6_FEC_PER_CLR_REG … #define V6_FEC_PER_CLR_MASK … #define V6_PIN_MUX_MODE_REG … #define V6_ENABLE_PIN_MUX … #define V6_I2S_NUM_SAMPLES_REG … #define V6_MPEG_IN_CLK_INV_REG … #define V6_MPEG_IN_CTRL_REG … #define V6_INVERTED_CLK_PHASE … #define V6_MPEG_IN_DATA_PARALLEL … #define V6_MPEG_IN_DATA_SERIAL … #define V6_INVERTED_MPEG_SYNC … #define V6_INVERTED_MPEG_VALID … #define TSIF_INPUT_PARALLEL … #define TSIF_INPUT_SERIAL … #define TSIF_NORMAL … #define V6_MPEG_INOUT_BIT_ORDER_CTRL_REG … #define V6_MPEG_SER_MSB_FIRST … #define MPEG_SER_MSB_FIRST_ENABLED … #define V6_656_I2S_BUFF_STATUS_REG … #define V6_656_OVERFLOW_MASK_BIT … #define V6_I2S_OVERFLOW_MASK_BIT … #define V6_I2S_STREAM_START_BIT_REG … #define V6_I2S_STREAM_END_BIT_REG … #define I2S_RIGHT_JUSTIFIED … #define I2S_LEFT_JUSTIFIED … #define I2S_DATA_FORMAT … #define V6_TUNER_LOOP_THRU_CONTROL_REG … #define V6_ENABLE_LOOP_THRU … #define TOTAL_NUM_IF_OUTPUT_FREQ … #define TUNER_NORMAL_IF_SPECTRUM … #define TUNER_INVERT_IF_SPECTRUM … #define V6_TUNER_IF_SEL_REG … #define V6_TUNER_IF_FCW_REG … #define V6_TUNER_IF_FCW_BYP_REG … #define V6_RF_LOCK_STATUS_REG … #define NUM_DIG_TV_CHANNEL … #define V6_DIG_CLK_FREQ_SEL_REG … #define V6_REF_SYNTH_INT_REG … #define V6_REF_SYNTH_REMAIN_REG … #define V6_DIG_RFREFSELECT_REG … #define V6_XTAL_CLK_OUT_GAIN_REG … #define V6_TUNER_LOOP_THRU_CTRL_REG … #define V6_DIG_XTAL_ENABLE_REG … #define V6_DIG_XTAL_BIAS_REG … #define V6_XTAL_CAP_REG … #define V6_GPO_CTRL_REG … #define MXL_GPO_0 … #define MXL_GPO_1 … #define V6_GPO_0_MASK … #define V6_GPO_1_MASK … #define V6_111SF_GPO_CTRL_REG … #define MXL_111SF_GPO_1 … #define MXL_111SF_GPO_2 … #define MXL_111SF_GPO_3 … #define MXL_111SF_GPO_4 … #define MXL_111SF_GPO_5 … #define MXL_111SF_GPO_6 … #define MXL_111SF_GPO_7 … #define MXL_111SF_GPO_0_MASK … #define MXL_111SF_GPO_1_MASK … #define MXL_111SF_GPO_2_MASK … #define MXL_111SF_GPO_3_MASK … #define MXL_111SF_GPO_4_MASK … #define MXL_111SF_GPO_5_MASK … #define MXL_111SF_GPO_6_MASK … #define V6_ATSC_CONFIG_REG … #define MXL_MODE_REG … #define START_TUNE_REG … #define V6_IDAC_HYSTERESIS_REG … #define V6_IDAC_SETTINGS_REG … #define IDAC_MANUAL_CONTROL … #define IDAC_CURRENT_SINKING_ENABLE … #define IDAC_MANUAL_CONTROL_BIT_MASK … #define IDAC_CURRENT_SINKING_BIT_MASK … #define V8_SPI_MODE_REG … #define V6_DIG_RF_PWR_LSB_REG … #define V6_DIG_RF_PWR_MSB_REG … #endif /* _DVB_USB_MXL111SF_REG_H_ */
Codebase Browser
linux