/* SPDX-License-Identifier: GPL-2.0-or-later */ /* cx231xx_conf-reg.h - driver for Conexant Cx23100/101/102 USB video capture devices Copyright (C) 2008 <srinivasa.deevi at conexant dot com> */ #ifndef _POLARIS_REG_H_ #define _POLARIS_REG_H_ #define BOARD_CFG_STAT … #define TS_MODE_REG … #define TS1_CFG_REG … #define TS1_LENGTH_REG … #define TS2_CFG_REG … #define TS2_LENGTH_REG … #define EP_MODE_SET … #define CIR_PWR_PTN1 … #define CIR_PWR_PTN2 … #define CIR_PWR_PTN3 … #define CIR_PWR_MASK0 … #define CIR_PWR_MASK1 … #define CIR_PWR_MASK2 … #define CIR_GAIN … #define CIR_CAR_REG … #define CIR_OT_CFG1 … #define CIR_OT_CFG2 … #define GBULK_BIT_EN … #define PWR_CTL_EN … /* Polaris Endpoints capture mask for register EP_MODE_SET */ #define ENABLE_EP1 … #define ENABLE_EP2 … #define ENABLE_EP3 … #define ENABLE_EP4 … #define ENABLE_EP5 … #define ENABLE_EP6 … /* Bit definition for register PWR_CTL_EN */ #define PWR_MODE_MASK … #define PWR_AV_EN … #define PWR_ISO_EN … #define PWR_AV_MODE … #define PWR_TUNER_EN … #define PWR_DEMOD_EN … #define I2C_DEMOD_EN … #define PWR_RESETOUT_EN … enum AV_MODE{ … }; /* Colibri Registers */ #define SINGLE_ENDED … #define LOW_IF … #define EU_IF … #define US_IF … #define SUP_BLK_TUNE1 … #define SUP_BLK_TUNE2 … #define SUP_BLK_TUNE3 … #define SUP_BLK_XTAL … #define SUP_BLK_PLL1 … #define SUP_BLK_PLL2 … #define SUP_BLK_PLL3 … #define SUP_BLK_REF … #define SUP_BLK_PWRDN … #define SUP_BLK_TESTPAD … #define ADC_COM_INT5_STAB_REF … #define ADC_COM_QUANT … #define ADC_COM_BIAS1 … #define ADC_COM_BIAS2 … #define ADC_COM_BIAS3 … #define TESTBUS_CTRL … #define FLD_PWRDN_TUNING_BIAS … #define FLD_PWRDN_ENABLE_PLL … #define FLD_PWRDN_PD_BANDGAP … #define FLD_PWRDN_PD_BIAS … #define FLD_PWRDN_PD_TUNECK … #define ADC_STATUS_CH1 … #define ADC_STATUS_CH2 … #define ADC_STATUS_CH3 … #define ADC_STATUS2_CH1 … #define ADC_STATUS2_CH2 … #define ADC_STATUS2_CH3 … #define ADC_CAL_ATEST_CH1 … #define ADC_CAL_ATEST_CH2 … #define ADC_CAL_ATEST_CH3 … #define ADC_PWRDN_CLAMP_CH1 … #define ADC_PWRDN_CLAMP_CH2 … #define ADC_PWRDN_CLAMP_CH3 … #define ADC_CTRL_DAC23_CH1 … #define ADC_CTRL_DAC23_CH2 … #define ADC_CTRL_DAC23_CH3 … #define ADC_CTRL_DAC1_CH1 … #define ADC_CTRL_DAC1_CH2 … #define ADC_CTRL_DAC1_CH3 … #define ADC_DCSERVO_DEM_CH1 … #define ADC_DCSERVO_DEM_CH2 … #define ADC_DCSERVO_DEM_CH3 … #define ADC_FB_FRCRST_CH1 … #define ADC_FB_FRCRST_CH2 … #define ADC_FB_FRCRST_CH3 … #define ADC_INPUT_CH1 … #define ADC_INPUT_CH2 … #define ADC_INPUT_CH3 … #define INPUT_SEL_MASK … #define ADC_NTF_PRECLMP_EN_CH1 … #define ADC_NTF_PRECLMP_EN_CH2 … #define ADC_NTF_PRECLMP_EN_CH3 … #define ADC_QGAIN_RES_TRM_CH1 … #define ADC_QGAIN_RES_TRM_CH2 … #define ADC_QGAIN_RES_TRM_CH3 … #define ADC_SOC_PRECLMP_TERM_CH1 … #define ADC_SOC_PRECLMP_TERM_CH2 … #define ADC_SOC_PRECLMP_TERM_CH3 … #define TESTBUS_CTRL_CH1 … #define TESTBUS_CTRL_CH2 … #define TESTBUS_CTRL_CH3 … /****************************************************************************** * DIF registers * ******************************************************************************/ #define DIRECT_IF_REVB_BASE … /*****************************************************************************/ #define DIF_PLL_FREQ_WORD … /*****************************************************************************/ #define FLD_DIF_PLL_LOCK … /* Reserved [30:29] */ #define FLD_DIF_PLL_FREE_RUN … #define FLD_DIF_PLL_FREQ … /*****************************************************************************/ #define DIF_PLL_CTRL … /*****************************************************************************/ #define FLD_DIF_KD_PD … /* Reserved [23:20] */ #define FLD_DIF_KDS_PD … #define FLD_DIF_KI_PD … /* Reserved [7:4] */ #define FLD_DIF_KIS_PD … /*****************************************************************************/ #define DIF_PLL_CTRL1 … /*****************************************************************************/ #define FLD_DIF_KD_FD … /* Reserved [23:20] */ #define FLD_DIF_KDS_FD … #define FLD_DIF_KI_FD … #define FLD_DIF_SIG_PROP_SZ … #define FLD_DIF_KIS_FD … /*****************************************************************************/ #define DIF_PLL_CTRL2 … /*****************************************************************************/ #define FLD_DIF_PLL_AGC_REF … #define FLD_DIF_PLL_AGC_KI … /* Reserved [15] */ #define FLD_DIF_FREQ_LIMIT … #define FLD_DIF_K_FD … #define FLD_DIF_DOWNSMPL_FD … /*****************************************************************************/ #define DIF_PLL_CTRL3 … /*****************************************************************************/ /* Reserved [31:16] */ #define FLD_DIF_PLL_AGC_EN … /* Reserved [14:12] */ #define FLD_DIF_PLL_MAN_GAIN … /*****************************************************************************/ #define DIF_AGC_IF_REF … /*****************************************************************************/ #define FLD_DIF_K_AGC_RF … #define FLD_DIF_K_AGC_IF … #define FLD_DIF_K_AGC_INT … /* Reserved [19:12] */ #define FLD_DIF_IF_REF … /*****************************************************************************/ #define DIF_AGC_CTRL_IF … /*****************************************************************************/ #define FLD_DIF_IF_MAX … #define FLD_DIF_IF_MIN … #define FLD_DIF_IF_AGC … /*****************************************************************************/ #define DIF_AGC_CTRL_INT … /*****************************************************************************/ #define FLD_DIF_INT_MAX … #define FLD_DIF_INT_MIN … #define FLD_DIF_INT_AGC … /*****************************************************************************/ #define DIF_AGC_CTRL_RF … /*****************************************************************************/ #define FLD_DIF_RF_MAX … #define FLD_DIF_RF_MIN … #define FLD_DIF_RF_AGC … /*****************************************************************************/ #define DIF_AGC_IF_INT_CURRENT … /*****************************************************************************/ #define FLD_DIF_IF_AGC_IN … #define FLD_DIF_INT_AGC_IN … /*****************************************************************************/ #define DIF_AGC_RF_CURRENT … /*****************************************************************************/ /* Reserved [31:16] */ #define FLD_DIF_RF_AGC_IN … /*****************************************************************************/ #define DIF_VIDEO_AGC_CTRL … /*****************************************************************************/ #define FLD_DIF_AFD … #define FLD_DIF_K_VID_AGC … #define FLD_DIF_LINE_LENGTH … #define FLD_DIF_AGC_GAIN … /*****************************************************************************/ #define DIF_VID_AUD_OVERRIDE … /*****************************************************************************/ #define FLD_DIF_AUDIO_AGC_OVERRIDE … /* Reserved [30:30] */ #define FLD_DIF_AUDIO_MAN_GAIN … /* Reserved [23:17] */ #define FLD_DIF_VID_AGC_OVERRIDE … #define FLD_DIF_VID_MAN_GAIN … /*****************************************************************************/ #define DIF_AV_SEP_CTRL … /*****************************************************************************/ #define FLD_DIF_LPF_FREQ … #define FLD_DIF_AV_PHASE_INC … #define FLD_DIF_AUDIO_FREQ … /*****************************************************************************/ #define DIF_COMP_FLT_CTRL … /*****************************************************************************/ /* Reserved [31:24] */ #define FLD_DIF_IIR23_R2 … #define FLD_DIF_IIR23_R1 … #define FLD_DIF_IIR1_R1 … /*****************************************************************************/ #define DIF_MISC_CTRL … /*****************************************************************************/ #define FLD_DIF_DIF_BYPASS … #define FLD_DIF_FM_NYQ_GAIN … #define FLD_DIF_RF_AGC_ENA … #define FLD_DIF_INT_AGC_ENA … #define FLD_DIF_IF_AGC_ENA … #define FLD_DIF_FORCE_RF_IF_LOCK … #define FLD_DIF_VIDEO_AGC_ENA … #define FLD_DIF_RF_AGC_INV … #define FLD_DIF_INT_AGC_INV … #define FLD_DIF_IF_AGC_INV … #define FLD_DIF_SPEC_INV … #define FLD_DIF_AUD_FULL_BW … #define FLD_DIF_AUD_SRC_SEL … /* Reserved [18] */ #define FLD_DIF_IF_FREQ … /* Reserved [15:14] */ #define FLD_DIF_TIP_OFFSET … /* Reserved [7:5] */ #define FLD_DIF_DITHER_ENA … /* Reserved [3:1] */ #define FLD_DIF_RF_IF_LOCK … /*****************************************************************************/ #define DIF_SRC_PHASE_INC … /*****************************************************************************/ /* Reserved [31:29] */ #define FLD_DIF_PHASE_INC … /*****************************************************************************/ #define DIF_SRC_GAIN_CONTROL … /*****************************************************************************/ /* Reserved [31:16] */ #define FLD_DIF_SRC_KI … #define FLD_DIF_SRC_KD … /*****************************************************************************/ #define DIF_BPF_COEFF01 … /*****************************************************************************/ /* Reserved [31:19] */ #define FLD_DIF_BPF_COEFF_0 … /* Reserved [15:4] */ #define FLD_DIF_BPF_COEFF_1 … /*****************************************************************************/ #define DIF_BPF_COEFF23 … /*****************************************************************************/ /* Reserved [31:22] */ #define FLD_DIF_BPF_COEFF_2 … /* Reserved [15:7] */ #define FLD_DIF_BPF_COEFF_3 … /*****************************************************************************/ #define DIF_BPF_COEFF45 … /*****************************************************************************/ /* Reserved [31:24] */ #define FLD_DIF_BPF_COEFF_4 … /* Reserved [15:8] */ #define FLD_DIF_BPF_COEFF_5 … /*****************************************************************************/ #define DIF_BPF_COEFF67 … /*****************************************************************************/ /* Reserved [31:25] */ #define FLD_DIF_BPF_COEFF_6 … /* Reserved [15:9] */ #define FLD_DIF_BPF_COEFF_7 … /*****************************************************************************/ #define DIF_BPF_COEFF89 … /*****************************************************************************/ /* Reserved [31:26] */ #define FLD_DIF_BPF_COEFF_8 … /* Reserved [15:10] */ #define FLD_DIF_BPF_COEFF_9 … /*****************************************************************************/ #define DIF_BPF_COEFF1011 … /*****************************************************************************/ /* Reserved [31:27] */ #define FLD_DIF_BPF_COEFF_10 … /* Reserved [15:11] */ #define FLD_DIF_BPF_COEFF_11 … /*****************************************************************************/ #define DIF_BPF_COEFF1213 … /*****************************************************************************/ /* Reserved [31:27] */ #define FLD_DIF_BPF_COEFF_12 … /* Reserved [15:12] */ #define FLD_DIF_BPF_COEFF_13 … /*****************************************************************************/ #define DIF_BPF_COEFF1415 … /*****************************************************************************/ /* Reserved [31:28] */ #define FLD_DIF_BPF_COEFF_14 … /* Reserved [15:12] */ #define FLD_DIF_BPF_COEFF_15 … /*****************************************************************************/ #define DIF_BPF_COEFF1617 … /*****************************************************************************/ /* Reserved [31:29] */ #define FLD_DIF_BPF_COEFF_16 … /* Reserved [15:13] */ #define FLD_DIF_BPF_COEFF_17 … /*****************************************************************************/ #define DIF_BPF_COEFF1819 … /*****************************************************************************/ /* Reserved [31:29] */ #define FLD_DIF_BPF_COEFF_18 … /* Reserved [15:13] */ #define FLD_DIF_BPF_COEFF_19 … /*****************************************************************************/ #define DIF_BPF_COEFF2021 … /*****************************************************************************/ /* Reserved [31:29] */ #define FLD_DIF_BPF_COEFF_20 … /* Reserved [15:14] */ #define FLD_DIF_BPF_COEFF_21 … /*****************************************************************************/ #define DIF_BPF_COEFF2223 … /*****************************************************************************/ /* Reserved [31:30] */ #define FLD_DIF_BPF_COEFF_22 … /* Reserved [15:14] */ #define FLD_DIF_BPF_COEFF_23 … /*****************************************************************************/ #define DIF_BPF_COEFF2425 … /*****************************************************************************/ /* Reserved [31:30] */ #define FLD_DIF_BPF_COEFF_24 … /* Reserved [15:14] */ #define FLD_DIF_BPF_COEFF_25 … /*****************************************************************************/ #define DIF_BPF_COEFF2627 … /*****************************************************************************/ /* Reserved [31:30] */ #define FLD_DIF_BPF_COEFF_26 … /* Reserved [15:14] */ #define FLD_DIF_BPF_COEFF_27 … /*****************************************************************************/ #define DIF_BPF_COEFF2829 … /*****************************************************************************/ /* Reserved [31:30] */ #define FLD_DIF_BPF_COEFF_28 … /* Reserved [15:14] */ #define FLD_DIF_BPF_COEFF_29 … /*****************************************************************************/ #define DIF_BPF_COEFF3031 … /*****************************************************************************/ /* Reserved [31:30] */ #define FLD_DIF_BPF_COEFF_30 … /* Reserved [15:14] */ #define FLD_DIF_BPF_COEFF_31 … /*****************************************************************************/ #define DIF_BPF_COEFF3233 … /*****************************************************************************/ /* Reserved [31:30] */ #define FLD_DIF_BPF_COEFF_32 … /* Reserved [15:14] */ #define FLD_DIF_BPF_COEFF_33 … /*****************************************************************************/ #define DIF_BPF_COEFF3435 … /*****************************************************************************/ /* Reserved [31:30] */ #define FLD_DIF_BPF_COEFF_34 … /* Reserved [15:14] */ #define FLD_DIF_BPF_COEFF_35 … /*****************************************************************************/ #define DIF_BPF_COEFF36 … /*****************************************************************************/ /* Reserved [31:30] */ #define FLD_DIF_BPF_COEFF_36 … /* Reserved [15:0] */ /*****************************************************************************/ #define DIF_RPT_VARIANCE … /*****************************************************************************/ /* Reserved [31:20] */ #define FLD_DIF_RPT_VARIANCE … /*****************************************************************************/ #define DIF_SOFT_RST_CTRL_REVB … /*****************************************************************************/ /* Reserved [31:8] */ #define FLD_DIF_DIF_SOFT_RST … #define FLD_DIF_DIF_REG_RST_MSK … #define FLD_DIF_AGC_RST_MSK … #define FLD_DIF_CMP_RST_MSK … #define FLD_DIF_AVS_RST_MSK … #define FLD_DIF_NYQ_RST_MSK … #define FLD_DIF_DIF_SRC_RST_MSK … #define FLD_DIF_PLL_RST_MSK … /*****************************************************************************/ #define DIF_PLL_FREQ_ERR … /*****************************************************************************/ /* Reserved [31:25] */ #define FLD_DIF_CTL_IP … #endif
Codebase Browser
linux