/* SPDX-License-Identifier: GPL-2.0-only */ /* * Register bitfield descriptions for Pondicherry2 memory controller. * * Copyright (c) 2016, Intel Corporation. */ #ifndef _PND2_REGS_H #define _PND2_REGS_H struct b_cr_touud_lo_pci { … }; #define b_cr_touud_lo_pci_port … #define b_cr_touud_lo_pci_offset … #define b_cr_touud_lo_pci_r_opcode … struct b_cr_touud_hi_pci { … }; #define b_cr_touud_hi_pci_port … #define b_cr_touud_hi_pci_offset … #define b_cr_touud_hi_pci_r_opcode … struct b_cr_tolud_pci { … }; #define b_cr_tolud_pci_port … #define b_cr_tolud_pci_offset … #define b_cr_tolud_pci_r_opcode … struct b_cr_mchbar_lo_pci { … }; struct b_cr_mchbar_hi_pci { … }; /* Symmetric region */ struct b_cr_slice_channel_hash { … }; #define b_cr_slice_channel_hash_port … #define b_cr_slice_channel_hash_offset … #define b_cr_slice_channel_hash_r_opcode … struct b_cr_mot_out_base_mchbar { … }; #define b_cr_mot_out_base_mchbar_port … #define b_cr_mot_out_base_mchbar_offset … #define b_cr_mot_out_base_mchbar_r_opcode … struct b_cr_mot_out_mask_mchbar { … }; #define b_cr_mot_out_mask_mchbar_port … #define b_cr_mot_out_mask_mchbar_offset … #define b_cr_mot_out_mask_mchbar_r_opcode … struct b_cr_asym_mem_region0_mchbar { … }; #define b_cr_asym_mem_region0_mchbar_port … #define b_cr_asym_mem_region0_mchbar_offset … #define b_cr_asym_mem_region0_mchbar_r_opcode … struct b_cr_asym_mem_region1_mchbar { … }; #define b_cr_asym_mem_region1_mchbar_port … #define b_cr_asym_mem_region1_mchbar_offset … #define b_cr_asym_mem_region1_mchbar_r_opcode … /* Some bit fields moved in above two structs on Denverton */ struct b_cr_asym_mem_region_denverton { … }; struct b_cr_asym_2way_mem_region_mchbar { … }; #define b_cr_asym_2way_mem_region_mchbar_port … #define b_cr_asym_2way_mem_region_mchbar_offset … #define b_cr_asym_2way_mem_region_mchbar_r_opcode … /* Apollo Lake d-unit */ struct d_cr_drp0 { … }; #define d_cr_drp0_offset … #define d_cr_drp0_r_opcode … /* Denverton d-unit */ struct d_cr_dsch { … }; #define d_cr_dsch_port … #define d_cr_dsch_offset … #define d_cr_dsch_r_opcode … struct d_cr_ecc_ctrl { … }; #define d_cr_ecc_ctrl_offset … #define d_cr_ecc_ctrl_r_opcode … struct d_cr_drp { … }; #define d_cr_drp_offset … #define d_cr_drp_r_opcode … struct d_cr_dmap { … }; #define d_cr_dmap_offset … #define d_cr_dmap_r_opcode … struct d_cr_dmap1 { … }; #define d_cr_dmap1_offset … #define d_cr_dmap1_r_opcode … struct d_cr_dmap2 { … }; #define d_cr_dmap2_offset … #define d_cr_dmap2_r_opcode … struct d_cr_dmap3 { … }; #define d_cr_dmap3_offset … #define d_cr_dmap3_r_opcode … struct d_cr_dmap4 { … }; #define d_cr_dmap4_offset … #define d_cr_dmap4_r_opcode … struct d_cr_dmap5 { … }; #define d_cr_dmap5_offset … #define d_cr_dmap5_r_opcode … #endif /* _PND2_REGS_H */
Codebase Browser
linux