/* SPDX-License-Identifier: GPL-2.0 */ #ifndef _DT_BINDINGS_CLK_MT6765_H #define _DT_BINDINGS_CLK_MT6765_H /* FIX Clks */ #define CLK_TOP_CLK26M … /* APMIXEDSYS */ #define CLK_APMIXED_ARMPLL_L … #define CLK_APMIXED_ARMPLL … #define CLK_APMIXED_CCIPLL … #define CLK_APMIXED_MAINPLL … #define CLK_APMIXED_MFGPLL … #define CLK_APMIXED_MMPLL … #define CLK_APMIXED_UNIV2PLL … #define CLK_APMIXED_MSDCPLL … #define CLK_APMIXED_APLL1 … #define CLK_APMIXED_MPLL … #define CLK_APMIXED_ULPOSC1 … #define CLK_APMIXED_ULPOSC2 … #define CLK_APMIXED_SSUSB26M … #define CLK_APMIXED_APPLL26M … #define CLK_APMIXED_MIPIC0_26M … #define CLK_APMIXED_MDPLLGP26M … #define CLK_APMIXED_MMSYS_F26M … #define CLK_APMIXED_UFS26M … #define CLK_APMIXED_MIPIC1_26M … #define CLK_APMIXED_MEMPLL26M … #define CLK_APMIXED_CLKSQ_LVPLL_26M … #define CLK_APMIXED_MIPID0_26M … #define CLK_APMIXED_NR_CLK … /* TOPCKGEN */ #define CLK_TOP_SYSPLL … #define CLK_TOP_SYSPLL_D2 … #define CLK_TOP_SYSPLL1_D2 … #define CLK_TOP_SYSPLL1_D4 … #define CLK_TOP_SYSPLL1_D8 … #define CLK_TOP_SYSPLL1_D16 … #define CLK_TOP_SYSPLL_D3 … #define CLK_TOP_SYSPLL2_D2 … #define CLK_TOP_SYSPLL2_D4 … #define CLK_TOP_SYSPLL2_D8 … #define CLK_TOP_SYSPLL_D5 … #define CLK_TOP_SYSPLL3_D2 … #define CLK_TOP_SYSPLL3_D4 … #define CLK_TOP_SYSPLL_D7 … #define CLK_TOP_SYSPLL4_D2 … #define CLK_TOP_SYSPLL4_D4 … #define CLK_TOP_USB20_192M … #define CLK_TOP_USB20_192M_D4 … #define CLK_TOP_USB20_192M_D8 … #define CLK_TOP_USB20_192M_D16 … #define CLK_TOP_USB20_192M_D32 … #define CLK_TOP_UNIVPLL … #define CLK_TOP_UNIVPLL_D2 … #define CLK_TOP_UNIVPLL1_D2 … #define CLK_TOP_UNIVPLL1_D4 … #define CLK_TOP_UNIVPLL_D3 … #define CLK_TOP_UNIVPLL2_D2 … #define CLK_TOP_UNIVPLL2_D4 … #define CLK_TOP_UNIVPLL2_D8 … #define CLK_TOP_UNIVPLL2_D32 … #define CLK_TOP_UNIVPLL_D5 … #define CLK_TOP_UNIVPLL3_D2 … #define CLK_TOP_UNIVPLL3_D4 … #define CLK_TOP_MMPLL … #define CLK_TOP_MMPLL_D2 … #define CLK_TOP_MPLL … #define CLK_TOP_DA_MPLL_104M_DIV … #define CLK_TOP_DA_MPLL_52M_DIV … #define CLK_TOP_MFGPLL … #define CLK_TOP_MSDCPLL … #define CLK_TOP_MSDCPLL_D2 … #define CLK_TOP_APLL1 … #define CLK_TOP_APLL1_D2 … #define CLK_TOP_APLL1_D4 … #define CLK_TOP_APLL1_D8 … #define CLK_TOP_ULPOSC1 … #define CLK_TOP_ULPOSC1_D2 … #define CLK_TOP_ULPOSC1_D4 … #define CLK_TOP_ULPOSC1_D8 … #define CLK_TOP_ULPOSC1_D16 … #define CLK_TOP_ULPOSC1_D32 … #define CLK_TOP_DMPLL … #define CLK_TOP_F_FRTC … #define CLK_TOP_F_F26M … #define CLK_TOP_AXI … #define CLK_TOP_MM … #define CLK_TOP_SCP … #define CLK_TOP_MFG … #define CLK_TOP_F_FUART … #define CLK_TOP_SPI … #define CLK_TOP_MSDC50_0 … #define CLK_TOP_MSDC30_1 … #define CLK_TOP_AUDIO … #define CLK_TOP_AUD_1 … #define CLK_TOP_AUD_ENGEN1 … #define CLK_TOP_F_FDISP_PWM … #define CLK_TOP_SSPM … #define CLK_TOP_DXCC … #define CLK_TOP_I2C … #define CLK_TOP_F_FPWM … #define CLK_TOP_F_FSENINF … #define CLK_TOP_AES_FDE … #define CLK_TOP_F_BIST2FPC … #define CLK_TOP_ARMPLL_DIVIDER_PLL0 … #define CLK_TOP_ARMPLL_DIVIDER_PLL1 … #define CLK_TOP_ARMPLL_DIVIDER_PLL2 … #define CLK_TOP_DA_USB20_48M_DIV … #define CLK_TOP_DA_UNIV_48M_DIV … #define CLK_TOP_APLL12_DIV0 … #define CLK_TOP_APLL12_DIV1 … #define CLK_TOP_APLL12_DIV2 … #define CLK_TOP_APLL12_DIV3 … #define CLK_TOP_ARMPLL_DIVIDER_PLL0_EN … #define CLK_TOP_ARMPLL_DIVIDER_PLL1_EN … #define CLK_TOP_ARMPLL_DIVIDER_PLL2_EN … #define CLK_TOP_FMEM_OCC_DRC_EN … #define CLK_TOP_USB20_48M_EN … #define CLK_TOP_UNIVPLL_48M_EN … #define CLK_TOP_MPLL_104M_EN … #define CLK_TOP_MPLL_52M_EN … #define CLK_TOP_F_UFS_MP_SAP_CFG_EN … #define CLK_TOP_F_BIST2FPC_EN … #define CLK_TOP_MD_32K … #define CLK_TOP_MD_26M … #define CLK_TOP_MD2_32K … #define CLK_TOP_MD2_26M … #define CLK_TOP_AXI_SEL … #define CLK_TOP_MEM_SEL … #define CLK_TOP_MM_SEL … #define CLK_TOP_SCP_SEL … #define CLK_TOP_MFG_SEL … #define CLK_TOP_ATB_SEL … #define CLK_TOP_CAMTG_SEL … #define CLK_TOP_CAMTG1_SEL … #define CLK_TOP_CAMTG2_SEL … #define CLK_TOP_CAMTG3_SEL … #define CLK_TOP_UART_SEL … #define CLK_TOP_SPI_SEL … #define CLK_TOP_MSDC50_0_HCLK_SEL … #define CLK_TOP_MSDC50_0_SEL … #define CLK_TOP_MSDC30_1_SEL … #define CLK_TOP_AUDIO_SEL … #define CLK_TOP_AUD_INTBUS_SEL … #define CLK_TOP_AUD_1_SEL … #define CLK_TOP_AUD_ENGEN1_SEL … #define CLK_TOP_DISP_PWM_SEL … #define CLK_TOP_SSPM_SEL … #define CLK_TOP_DXCC_SEL … #define CLK_TOP_USB_TOP_SEL … #define CLK_TOP_SPM_SEL … #define CLK_TOP_I2C_SEL … #define CLK_TOP_PWM_SEL … #define CLK_TOP_SENINF_SEL … #define CLK_TOP_AES_FDE_SEL … #define CLK_TOP_PWRAP_ULPOSC_SEL … #define CLK_TOP_CAMTM_SEL … #define CLK_TOP_NR_CLK … /* INFRACFG */ #define CLK_IFR_ICUSB … #define CLK_IFR_GCE … #define CLK_IFR_THERM … #define CLK_IFR_I2C_AP … #define CLK_IFR_I2C_CCU … #define CLK_IFR_I2C_SSPM … #define CLK_IFR_I2C_RSV … #define CLK_IFR_PWM_HCLK … #define CLK_IFR_PWM1 … #define CLK_IFR_PWM2 … #define CLK_IFR_PWM3 … #define CLK_IFR_PWM4 … #define CLK_IFR_PWM5 … #define CLK_IFR_PWM … #define CLK_IFR_UART0 … #define CLK_IFR_UART1 … #define CLK_IFR_GCE_26M … #define CLK_IFR_CQ_DMA_FPC … #define CLK_IFR_BTIF … #define CLK_IFR_SPI0 … #define CLK_IFR_MSDC0 … #define CLK_IFR_MSDC1 … #define CLK_IFR_TRNG … #define CLK_IFR_AUXADC … #define CLK_IFR_CCIF1_AP … #define CLK_IFR_CCIF1_MD … #define CLK_IFR_AUXADC_MD … #define CLK_IFR_AP_DMA … #define CLK_IFR_DEVICE_APC … #define CLK_IFR_CCIF_AP … #define CLK_IFR_AUDIO … #define CLK_IFR_CCIF_MD … #define CLK_IFR_RG_PWM_FBCLK6 … #define CLK_IFR_DISP_PWM … #define CLK_IFR_CLDMA_BCLK … #define CLK_IFR_AUDIO_26M_BCLK … #define CLK_IFR_SPI1 … #define CLK_IFR_I2C4 … #define CLK_IFR_SPI2 … #define CLK_IFR_SPI3 … #define CLK_IFR_I2C5 … #define CLK_IFR_I2C5_ARBITER … #define CLK_IFR_I2C5_IMM … #define CLK_IFR_I2C1_ARBITER … #define CLK_IFR_I2C1_IMM … #define CLK_IFR_I2C2_ARBITER … #define CLK_IFR_I2C2_IMM … #define CLK_IFR_SPI4 … #define CLK_IFR_SPI5 … #define CLK_IFR_CQ_DMA … #define CLK_IFR_FAES_FDE … #define CLK_IFR_MSDC0_SELF … #define CLK_IFR_MSDC1_SELF … #define CLK_IFR_I2C6 … #define CLK_IFR_AP_MSDC0 … #define CLK_IFR_MD_MSDC0 … #define CLK_IFR_MSDC0_SRC … #define CLK_IFR_MSDC1_SRC … #define CLK_IFR_AES_TOP0_BCLK … #define CLK_IFR_MCU_PM_BCLK … #define CLK_IFR_CCIF2_AP … #define CLK_IFR_CCIF2_MD … #define CLK_IFR_CCIF3_AP … #define CLK_IFR_CCIF3_MD … #define CLK_IFR_NR_CLK … /* AUDIO */ #define CLK_AUDIO_AFE … #define CLK_AUDIO_22M … #define CLK_AUDIO_APLL_TUNER … #define CLK_AUDIO_ADC … #define CLK_AUDIO_DAC … #define CLK_AUDIO_DAC_PREDIS … #define CLK_AUDIO_TML … #define CLK_AUDIO_I2S1_BCLK … #define CLK_AUDIO_I2S2_BCLK … #define CLK_AUDIO_I2S3_BCLK … #define CLK_AUDIO_I2S4_BCLK … #define CLK_AUDIO_NR_CLK … /* MIPI_RX_ANA_CSI0A */ #define CLK_MIPI0A_CSR_CSI_EN_0A … #define CLK_MIPI0A_NR_CLK … /* MMSYS_CONFIG */ #define CLK_MM_MDP_RDMA0 … #define CLK_MM_MDP_CCORR0 … #define CLK_MM_MDP_RSZ0 … #define CLK_MM_MDP_RSZ1 … #define CLK_MM_MDP_TDSHP0 … #define CLK_MM_MDP_WROT0 … #define CLK_MM_MDP_WDMA0 … #define CLK_MM_DISP_OVL0 … #define CLK_MM_DISP_OVL0_2L … #define CLK_MM_DISP_RSZ0 … #define CLK_MM_DISP_RDMA0 … #define CLK_MM_DISP_WDMA0 … #define CLK_MM_DISP_COLOR0 … #define CLK_MM_DISP_CCORR0 … #define CLK_MM_DISP_AAL0 … #define CLK_MM_DISP_GAMMA0 … #define CLK_MM_DISP_DITHER0 … #define CLK_MM_DSI0 … #define CLK_MM_FAKE_ENG … #define CLK_MM_SMI_COMMON … #define CLK_MM_SMI_LARB0 … #define CLK_MM_SMI_COMM0 … #define CLK_MM_SMI_COMM1 … #define CLK_MM_CAM_MDP … #define CLK_MM_SMI_IMG … #define CLK_MM_SMI_CAM … #define CLK_MM_IMG_DL_RELAY … #define CLK_MM_IMG_DL_ASYNC_TOP … #define CLK_MM_DIG_DSI … #define CLK_MM_F26M_HRTWT … #define CLK_MM_NR_CLK … /* IMGSYS */ #define CLK_IMG_LARB2 … #define CLK_IMG_DIP … #define CLK_IMG_FDVT … #define CLK_IMG_DPE … #define CLK_IMG_RSC … #define CLK_IMG_NR_CLK … /* VENCSYS */ #define CLK_VENC_SET0_LARB … #define CLK_VENC_SET1_VENC … #define CLK_VENC_SET2_JPGENC … #define CLK_VENC_SET3_VDEC … #define CLK_VENC_NR_CLK … /* CAMSYS */ #define CLK_CAM_LARB3 … #define CLK_CAM_DFP_VAD … #define CLK_CAM … #define CLK_CAMTG … #define CLK_CAM_SENINF … #define CLK_CAMSV0 … #define CLK_CAMSV1 … #define CLK_CAMSV2 … #define CLK_CAM_CCU … #define CLK_CAM_NR_CLK … #endif /* _DT_BINDINGS_CLK_MT6765_H */
Codebase Browser
linux