/* SPDX-License-Identifier: GPL-2.0-only */ /* * Copyright (c) 2014 MediaTek Inc. * Author: James Liao <[email protected]> */ #ifndef _DT_BINDINGS_CLK_MT8135_H #define _DT_BINDINGS_CLK_MT8135_H /* TOPCKGEN */ #define CLK_TOP_DSI0_LNTC_DSICLK … #define CLK_TOP_HDMITX_CLKDIG_CTS … #define CLK_TOP_CLKPH_MCK … #define CLK_TOP_CPUM_TCK_IN … #define CLK_TOP_MAINPLL_806M … #define CLK_TOP_MAINPLL_537P3M … #define CLK_TOP_MAINPLL_322P4M … #define CLK_TOP_MAINPLL_230P3M … #define CLK_TOP_UNIVPLL_624M … #define CLK_TOP_UNIVPLL_416M … #define CLK_TOP_UNIVPLL_249P6M … #define CLK_TOP_UNIVPLL_178P3M … #define CLK_TOP_UNIVPLL_48M … #define CLK_TOP_MMPLL_D2 … #define CLK_TOP_MMPLL_D3 … #define CLK_TOP_MMPLL_D5 … #define CLK_TOP_MMPLL_D7 … #define CLK_TOP_MMPLL_D4 … #define CLK_TOP_MMPLL_D6 … #define CLK_TOP_SYSPLL_D2 … #define CLK_TOP_SYSPLL_D4 … #define CLK_TOP_SYSPLL_D6 … #define CLK_TOP_SYSPLL_D8 … #define CLK_TOP_SYSPLL_D10 … #define CLK_TOP_SYSPLL_D12 … #define CLK_TOP_SYSPLL_D16 … #define CLK_TOP_SYSPLL_D24 … #define CLK_TOP_SYSPLL_D3 … #define CLK_TOP_SYSPLL_D2P5 … #define CLK_TOP_SYSPLL_D5 … #define CLK_TOP_SYSPLL_D3P5 … #define CLK_TOP_UNIVPLL1_D2 … #define CLK_TOP_UNIVPLL1_D4 … #define CLK_TOP_UNIVPLL1_D6 … #define CLK_TOP_UNIVPLL1_D8 … #define CLK_TOP_UNIVPLL1_D10 … #define CLK_TOP_UNIVPLL2_D2 … #define CLK_TOP_UNIVPLL2_D4 … #define CLK_TOP_UNIVPLL2_D6 … #define CLK_TOP_UNIVPLL2_D8 … #define CLK_TOP_UNIVPLL_D3 … #define CLK_TOP_UNIVPLL_D5 … #define CLK_TOP_UNIVPLL_D7 … #define CLK_TOP_UNIVPLL_D10 … #define CLK_TOP_UNIVPLL_D26 … #define CLK_TOP_APLL … #define CLK_TOP_APLL_D4 … #define CLK_TOP_APLL_D8 … #define CLK_TOP_APLL_D16 … #define CLK_TOP_APLL_D24 … #define CLK_TOP_LVDSPLL_D2 … #define CLK_TOP_LVDSPLL_D4 … #define CLK_TOP_LVDSPLL_D8 … #define CLK_TOP_LVDSTX_CLKDIG_CT … #define CLK_TOP_VPLL_DPIX … #define CLK_TOP_TVHDMI_H … #define CLK_TOP_HDMITX_CLKDIG_D2 … #define CLK_TOP_HDMITX_CLKDIG_D3 … #define CLK_TOP_TVHDMI_D2 … #define CLK_TOP_TVHDMI_D4 … #define CLK_TOP_MEMPLL_MCK_D4 … #define CLK_TOP_AXI_SEL … #define CLK_TOP_SMI_SEL … #define CLK_TOP_MFG_SEL … #define CLK_TOP_IRDA_SEL … #define CLK_TOP_CAM_SEL … #define CLK_TOP_AUD_INTBUS_SEL … #define CLK_TOP_JPG_SEL … #define CLK_TOP_DISP_SEL … #define CLK_TOP_MSDC30_1_SEL … #define CLK_TOP_MSDC30_2_SEL … #define CLK_TOP_MSDC30_3_SEL … #define CLK_TOP_MSDC30_4_SEL … #define CLK_TOP_USB20_SEL … #define CLK_TOP_VENC_SEL … #define CLK_TOP_SPI_SEL … #define CLK_TOP_UART_SEL … #define CLK_TOP_MEM_SEL … #define CLK_TOP_CAMTG_SEL … #define CLK_TOP_AUDIO_SEL … #define CLK_TOP_FIX_SEL … #define CLK_TOP_VDEC_SEL … #define CLK_TOP_DDRPHYCFG_SEL … #define CLK_TOP_DPILVDS_SEL … #define CLK_TOP_PMICSPI_SEL … #define CLK_TOP_MSDC30_0_SEL … #define CLK_TOP_SMI_MFG_AS_SEL … #define CLK_TOP_GCPU_SEL … #define CLK_TOP_DPI1_SEL … #define CLK_TOP_CCI_SEL … #define CLK_TOP_APLL_SEL … #define CLK_TOP_HDMIPLL_SEL … #define CLK_TOP_NR_CLK … /* APMIXED_SYS */ #define CLK_APMIXED_ARMPLL1 … #define CLK_APMIXED_ARMPLL2 … #define CLK_APMIXED_MAINPLL … #define CLK_APMIXED_UNIVPLL … #define CLK_APMIXED_MMPLL … #define CLK_APMIXED_MSDCPLL … #define CLK_APMIXED_TVDPLL … #define CLK_APMIXED_LVDSPLL … #define CLK_APMIXED_AUDPLL … #define CLK_APMIXED_VDECPLL … #define CLK_APMIXED_NR_CLK … /* INFRA_SYS */ #define CLK_INFRA_PMIC_WRAP … #define CLK_INFRA_PMICSPI … #define CLK_INFRA_CCIF1_AP_CTRL … #define CLK_INFRA_CCIF0_AP_CTRL … #define CLK_INFRA_KP … #define CLK_INFRA_CPUM … #define CLK_INFRA_M4U … #define CLK_INFRA_MFGAXI … #define CLK_INFRA_DEVAPC … #define CLK_INFRA_AUDIO … #define CLK_INFRA_MFG_BUS … #define CLK_INFRA_SMI … #define CLK_INFRA_DBGCLK … #define CLK_INFRA_NR_CLK … /* PERI_SYS */ #define CLK_PERI_I2C5 … #define CLK_PERI_I2C4 … #define CLK_PERI_I2C3 … #define CLK_PERI_I2C2 … #define CLK_PERI_I2C1 … #define CLK_PERI_I2C0 … #define CLK_PERI_UART3 … #define CLK_PERI_UART2 … #define CLK_PERI_UART1 … #define CLK_PERI_UART0 … #define CLK_PERI_IRDA … #define CLK_PERI_NLI … #define CLK_PERI_MD_HIF … #define CLK_PERI_AP_HIF … #define CLK_PERI_MSDC30_3 … #define CLK_PERI_MSDC30_2 … #define CLK_PERI_MSDC30_1 … #define CLK_PERI_MSDC20_2 … #define CLK_PERI_MSDC20_1 … #define CLK_PERI_AP_DMA … #define CLK_PERI_USB1 … #define CLK_PERI_USB0 … #define CLK_PERI_PWM … #define CLK_PERI_PWM7 … #define CLK_PERI_PWM6 … #define CLK_PERI_PWM5 … #define CLK_PERI_PWM4 … #define CLK_PERI_PWM3 … #define CLK_PERI_PWM2 … #define CLK_PERI_PWM1 … #define CLK_PERI_THERM … #define CLK_PERI_NFI … #define CLK_PERI_USBSLV … #define CLK_PERI_USB1_MCU … #define CLK_PERI_USB0_MCU … #define CLK_PERI_GCPU … #define CLK_PERI_FHCTL … #define CLK_PERI_SPI1 … #define CLK_PERI_AUXADC … #define CLK_PERI_PERI_PWRAP … #define CLK_PERI_I2C6 … #define CLK_PERI_UART0_SEL … #define CLK_PERI_UART1_SEL … #define CLK_PERI_UART2_SEL … #define CLK_PERI_UART3_SEL … #define CLK_PERI_NR_CLK … #endif /* _DT_BINDINGS_CLK_MT8135_H */
Codebase Browser
linux