/* SPDX-License-Identifier: GPL-2.0 */ /* * Support for Intel Camera Imaging ISP subsystem. * Copyright (c) 2015, Intel Corporation. * * This program is free software; you can redistribute it and/or modify it * under the terms and conditions of the GNU General Public License, * version 2, as published by the Free Software Foundation. * * This program is distributed in the hope it will be useful, but WITHOUT * ANY WARRANTY; without even the implied warranty of MERCHANTABILITY or * FITNESS FOR A PARTICULAR PURPOSE. See the GNU General Public License for * more details. */ #ifndef __GP_DEVICE_GLOBAL_H_INCLUDED__ #define __GP_DEVICE_GLOBAL_H_INCLUDED__ #define IS_GP_DEVICE_VERSION_2 #define _REG_GP_IRQ_REQ0_ADDR … #define _REG_GP_IRQ_REQ1_ADDR … /* The SP sends SW interrupt info to this register */ #define _REG_GP_IRQ_REQUEST0_ADDR … #define _REG_GP_IRQ_REQUEST1_ADDR … /* The SP configures FIFO switches in these registers */ #define _REG_GP_SWITCH_IF_ADDR … #define _REG_GP_SWITCH_GDC1_ADDR … #define _REG_GP_SWITCH_GDC2_ADDR … /* @ INPUT_FORMATTER_BASE -> GP_DEVICE_BASE */ #define _REG_GP_IFMT_input_switch_lut_reg0 … #define _REG_GP_IFMT_input_switch_lut_reg1 … #define _REG_GP_IFMT_input_switch_lut_reg2 … #define _REG_GP_IFMT_input_switch_lut_reg3 … #define _REG_GP_IFMT_input_switch_lut_reg4 … #define _REG_GP_IFMT_input_switch_lut_reg5 … #define _REG_GP_IFMT_input_switch_lut_reg6 … #define _REG_GP_IFMT_input_switch_lut_reg7 … #define _REG_GP_IFMT_input_switch_fsync_lut … #define _REG_GP_IFMT_srst … #define _REG_GP_IFMT_slv_reg_srst … #define _REG_GP_IFMT_input_switch_ch_id_fmt_type … /* @ GP_DEVICE_BASE */ #define _REG_GP_SYNCGEN_ENABLE_ADDR … #define _REG_GP_SYNCGEN_FREE_RUNNING_ADDR … #define _REG_GP_SYNCGEN_PAUSE_ADDR … #define _REG_GP_NR_FRAMES_ADDR … #define _REG_GP_SYNGEN_NR_PIX_ADDR … #define _REG_GP_SYNGEN_NR_LINES_ADDR … #define _REG_GP_SYNGEN_HBLANK_CYCLES_ADDR … #define _REG_GP_SYNGEN_VBLANK_CYCLES_ADDR … #define _REG_GP_ISEL_SOF_ADDR … #define _REG_GP_ISEL_EOF_ADDR … #define _REG_GP_ISEL_SOL_ADDR … #define _REG_GP_ISEL_EOL_ADDR … #define _REG_GP_ISEL_LFSR_ENABLE_ADDR … #define _REG_GP_ISEL_LFSR_ENABLE_B_ADDR … #define _REG_GP_ISEL_LFSR_RESET_VALUE_ADDR … #define _REG_GP_ISEL_TPG_ENABLE_ADDR … #define _REG_GP_ISEL_TPG_ENABLE_B_ADDR … #define _REG_GP_ISEL_HOR_CNT_MASK_ADDR … #define _REG_GP_ISEL_VER_CNT_MASK_ADDR … #define _REG_GP_ISEL_XY_CNT_MASK_ADDR … #define _REG_GP_ISEL_HOR_CNT_DELTA_ADDR … #define _REG_GP_ISEL_VER_CNT_DELTA_ADDR … #define _REG_GP_ISEL_TPG_MODE_ADDR … #define _REG_GP_ISEL_TPG_RED1_ADDR … #define _REG_GP_ISEL_TPG_GREEN1_ADDR … #define _REG_GP_ISEL_TPG_BLUE1_ADDR … #define _REG_GP_ISEL_TPG_RED2_ADDR … #define _REG_GP_ISEL_TPG_GREEN2_ADDR … #define _REG_GP_ISEL_TPG_BLUE2_ADDR … #define _REG_GP_ISEL_CH_ID_ADDR … #define _REG_GP_ISEL_FMT_TYPE_ADDR … #define _REG_GP_ISEL_DATA_SEL_ADDR … #define _REG_GP_ISEL_SBAND_SEL_ADDR … #define _REG_GP_ISEL_SYNC_SEL_ADDR … #define _REG_GP_SYNCGEN_HOR_CNT_ADDR … #define _REG_GP_SYNCGEN_VER_CNT_ADDR … #define _REG_GP_SYNCGEN_FRAME_CNT_ADDR … #define _REG_GP_SOFT_RESET_ADDR … #endif /* __GP_DEVICE_GLOBAL_H_INCLUDED__ */
Codebase Browser
linux