/* SPDX-License-Identifier: (GPL-2.0 OR BSD-2-Clause) * * Copyright (c) 2022 MediaTek Inc. */ #ifndef _DT_BINDINGS_CLK_MT8365_H #define _DT_BINDINGS_CLK_MT8365_H /* TOPCKGEN */ #define CLK_TOP_CLK_NULL … #define CLK_TOP_I2S0_BCK … #define CLK_TOP_DSI0_LNTC_DSICK … #define CLK_TOP_VPLL_DPIX … #define CLK_TOP_LVDSTX_CLKDIG_CTS … #define CLK_TOP_MFGPLL … #define CLK_TOP_SYSPLL_D2 … #define CLK_TOP_SYSPLL1_D2 … #define CLK_TOP_SYSPLL1_D4 … #define CLK_TOP_SYSPLL1_D8 … #define CLK_TOP_SYSPLL1_D16 … #define CLK_TOP_SYSPLL_D3 … #define CLK_TOP_SYSPLL2_D2 … #define CLK_TOP_SYSPLL2_D4 … #define CLK_TOP_SYSPLL2_D8 … #define CLK_TOP_SYSPLL_D5 … #define CLK_TOP_SYSPLL3_D2 … #define CLK_TOP_SYSPLL3_D4 … #define CLK_TOP_SYSPLL_D7 … #define CLK_TOP_SYSPLL4_D2 … #define CLK_TOP_SYSPLL4_D4 … #define CLK_TOP_UNIVPLL … #define CLK_TOP_UNIVPLL_D2 … #define CLK_TOP_UNIVPLL1_D2 … #define CLK_TOP_UNIVPLL1_D4 … #define CLK_TOP_UNIVPLL_D3 … #define CLK_TOP_UNIVPLL2_D2 … #define CLK_TOP_UNIVPLL2_D4 … #define CLK_TOP_UNIVPLL2_D8 … #define CLK_TOP_UNIVPLL2_D32 … #define CLK_TOP_UNIVPLL_D5 … #define CLK_TOP_UNIVPLL3_D2 … #define CLK_TOP_UNIVPLL3_D4 … #define CLK_TOP_MMPLL … #define CLK_TOP_MMPLL_D2 … #define CLK_TOP_LVDSPLL_D2 … #define CLK_TOP_LVDSPLL_D4 … #define CLK_TOP_LVDSPLL_D8 … #define CLK_TOP_LVDSPLL_D16 … #define CLK_TOP_USB20_192M … #define CLK_TOP_USB20_192M_D4 … #define CLK_TOP_USB20_192M_D8 … #define CLK_TOP_USB20_192M_D16 … #define CLK_TOP_USB20_192M_D32 … #define CLK_TOP_APLL1 … #define CLK_TOP_APLL1_D2 … #define CLK_TOP_APLL1_D4 … #define CLK_TOP_APLL1_D8 … #define CLK_TOP_APLL2 … #define CLK_TOP_APLL2_D2 … #define CLK_TOP_APLL2_D4 … #define CLK_TOP_APLL2_D8 … #define CLK_TOP_SYS_26M_D2 … #define CLK_TOP_MSDCPLL … #define CLK_TOP_MSDCPLL_D2 … #define CLK_TOP_DSPPLL … #define CLK_TOP_DSPPLL_D2 … #define CLK_TOP_DSPPLL_D4 … #define CLK_TOP_DSPPLL_D8 … #define CLK_TOP_APUPLL … #define CLK_TOP_CLK26M_D52 … #define CLK_TOP_AXI_SEL … #define CLK_TOP_MEM_SEL … #define CLK_TOP_MM_SEL … #define CLK_TOP_SCP_SEL … #define CLK_TOP_MFG_SEL … #define CLK_TOP_ATB_SEL … #define CLK_TOP_CAMTG_SEL … #define CLK_TOP_CAMTG1_SEL … #define CLK_TOP_UART_SEL … #define CLK_TOP_SPI_SEL … #define CLK_TOP_MSDC50_0_HC_SEL … #define CLK_TOP_MSDC2_2_HC_SEL … #define CLK_TOP_MSDC50_0_SEL … #define CLK_TOP_MSDC50_2_SEL … #define CLK_TOP_MSDC30_1_SEL … #define CLK_TOP_AUDIO_SEL … #define CLK_TOP_AUD_INTBUS_SEL … #define CLK_TOP_AUD_1_SEL … #define CLK_TOP_AUD_2_SEL … #define CLK_TOP_AUD_ENGEN1_SEL … #define CLK_TOP_AUD_ENGEN2_SEL … #define CLK_TOP_AUD_SPDIF_SEL … #define CLK_TOP_DISP_PWM_SEL … #define CLK_TOP_DXCC_SEL … #define CLK_TOP_SSUSB_SYS_SEL … #define CLK_TOP_SSUSB_XHCI_SEL … #define CLK_TOP_SPM_SEL … #define CLK_TOP_I2C_SEL … #define CLK_TOP_PWM_SEL … #define CLK_TOP_SENIF_SEL … #define CLK_TOP_AES_FDE_SEL … #define CLK_TOP_CAMTM_SEL … #define CLK_TOP_DPI0_SEL … #define CLK_TOP_DPI1_SEL … #define CLK_TOP_DSP_SEL … #define CLK_TOP_NFI2X_SEL … #define CLK_TOP_NFIECC_SEL … #define CLK_TOP_ECC_SEL … #define CLK_TOP_ETH_SEL … #define CLK_TOP_GCPU_SEL … #define CLK_TOP_GCPU_CPM_SEL … #define CLK_TOP_APU_SEL … #define CLK_TOP_APU_IF_SEL … #define CLK_TOP_MBIST_DIAG_SEL … #define CLK_TOP_APLL_I2S0_SEL … #define CLK_TOP_APLL_I2S1_SEL … #define CLK_TOP_APLL_I2S2_SEL … #define CLK_TOP_APLL_I2S3_SEL … #define CLK_TOP_APLL_TDMOUT_SEL … #define CLK_TOP_APLL_TDMIN_SEL … #define CLK_TOP_APLL_SPDIF_SEL … #define CLK_TOP_APLL12_CK_DIV0 … #define CLK_TOP_APLL12_CK_DIV1 … #define CLK_TOP_APLL12_CK_DIV2 … #define CLK_TOP_APLL12_CK_DIV3 … #define CLK_TOP_APLL12_CK_DIV4 … #define CLK_TOP_APLL12_CK_DIV4B … #define CLK_TOP_APLL12_CK_DIV5 … #define CLK_TOP_APLL12_CK_DIV5B … #define CLK_TOP_APLL12_CK_DIV6 … #define CLK_TOP_AUD_I2S0_M … #define CLK_TOP_AUD_I2S1_M … #define CLK_TOP_AUD_I2S2_M … #define CLK_TOP_AUD_I2S3_M … #define CLK_TOP_AUD_TDMOUT_M … #define CLK_TOP_AUD_TDMOUT_B … #define CLK_TOP_AUD_TDMIN_M … #define CLK_TOP_AUD_TDMIN_B … #define CLK_TOP_AUD_SPDIF_M … #define CLK_TOP_USB20_48M_EN … #define CLK_TOP_UNIVPLL_48M_EN … #define CLK_TOP_LVDSTX_CLKDIG_EN … #define CLK_TOP_VPLL_DPIX_EN … #define CLK_TOP_SSUSB_TOP_CK_EN … #define CLK_TOP_SSUSB_PHY_CK_EN … #define CLK_TOP_CONN_32K … #define CLK_TOP_CONN_26M … #define CLK_TOP_DSP_32K … #define CLK_TOP_DSP_26M … #define CLK_TOP_NR_CLK … /* INFRACFG */ #define CLK_IFR_PMIC_TMR … #define CLK_IFR_PMIC_AP … #define CLK_IFR_PMIC_MD … #define CLK_IFR_PMIC_CONN … #define CLK_IFR_ICUSB … #define CLK_IFR_GCE … #define CLK_IFR_THERM … #define CLK_IFR_PWM_HCLK … #define CLK_IFR_PWM1 … #define CLK_IFR_PWM2 … #define CLK_IFR_PWM3 … #define CLK_IFR_PWM4 … #define CLK_IFR_PWM5 … #define CLK_IFR_PWM … #define CLK_IFR_UART0 … #define CLK_IFR_UART1 … #define CLK_IFR_UART2 … #define CLK_IFR_DSP_UART … #define CLK_IFR_GCE_26M … #define CLK_IFR_CQ_DMA_FPC … #define CLK_IFR_BTIF … #define CLK_IFR_SPI0 … #define CLK_IFR_MSDC0_HCLK … #define CLK_IFR_MSDC2_HCLK … #define CLK_IFR_MSDC1_HCLK … #define CLK_IFR_DVFSRC … #define CLK_IFR_GCPU … #define CLK_IFR_TRNG … #define CLK_IFR_AUXADC … #define CLK_IFR_CPUM … #define CLK_IFR_AUXADC_MD … #define CLK_IFR_AP_DMA … #define CLK_IFR_DEBUGSYS … #define CLK_IFR_AUDIO … #define CLK_IFR_PWM_FBCLK6 … #define CLK_IFR_DISP_PWM … #define CLK_IFR_AUD_26M_BK … #define CLK_IFR_CQ_DMA … #define CLK_IFR_MSDC0_SF … #define CLK_IFR_MSDC1_SF … #define CLK_IFR_MSDC2_SF … #define CLK_IFR_AP_MSDC0 … #define CLK_IFR_MD_MSDC0 … #define CLK_IFR_MSDC0_SRC … #define CLK_IFR_MSDC1_SRC … #define CLK_IFR_MSDC2_SRC … #define CLK_IFR_PWRAP_TMR … #define CLK_IFR_PWRAP_SPI … #define CLK_IFR_PWRAP_SYS … #define CLK_IFR_MCU_PM_BK … #define CLK_IFR_IRRX_26M … #define CLK_IFR_IRRX_32K … #define CLK_IFR_I2C0_AXI … #define CLK_IFR_I2C1_AXI … #define CLK_IFR_I2C2_AXI … #define CLK_IFR_I2C3_AXI … #define CLK_IFR_NIC_AXI … #define CLK_IFR_NIC_SLV_AXI … #define CLK_IFR_APU_AXI … #define CLK_IFR_NFIECC … #define CLK_IFR_NFIECC_BK … #define CLK_IFR_NFI1X_BK … #define CLK_IFR_NFI_BK … #define CLK_IFR_MSDC2_AP_BK … #define CLK_IFR_MSDC2_MD_BK … #define CLK_IFR_MSDC2_BK … #define CLK_IFR_SUSB_133_BK … #define CLK_IFR_SUSB_66_BK … #define CLK_IFR_SSUSB_SYS … #define CLK_IFR_SSUSB_REF … #define CLK_IFR_SSUSB_XHCI … #define CLK_IFR_NR_CLK … /* PERICFG */ #define CLK_PERIAXI … #define CLK_PERI_NR_CLK … /* APMIXEDSYS */ #define CLK_APMIXED_ARMPLL … #define CLK_APMIXED_MAINPLL … #define CLK_APMIXED_UNIVPLL … #define CLK_APMIXED_MFGPLL … #define CLK_APMIXED_MSDCPLL … #define CLK_APMIXED_MMPLL … #define CLK_APMIXED_APLL1 … #define CLK_APMIXED_APLL2 … #define CLK_APMIXED_LVDSPLL … #define CLK_APMIXED_DSPPLL … #define CLK_APMIXED_APUPLL … #define CLK_APMIXED_UNIV_EN … #define CLK_APMIXED_USB20_EN … #define CLK_APMIXED_NR_CLK … /* GCE */ #define CLK_GCE_FAXI … #define CLK_GCE_NR_CLK … /* AUDIOTOP */ #define CLK_AUD_AFE … #define CLK_AUD_I2S … #define CLK_AUD_22M … #define CLK_AUD_24M … #define CLK_AUD_INTDIR … #define CLK_AUD_APLL2_TUNER … #define CLK_AUD_APLL_TUNER … #define CLK_AUD_SPDF … #define CLK_AUD_HDMI … #define CLK_AUD_HDMI_IN … #define CLK_AUD_ADC … #define CLK_AUD_DAC … #define CLK_AUD_DAC_PREDIS … #define CLK_AUD_TML … #define CLK_AUD_I2S1_BK … #define CLK_AUD_I2S2_BK … #define CLK_AUD_I2S3_BK … #define CLK_AUD_I2S4_BK … #define CLK_AUD_NR_CLK … /* MIPI_CSI0A */ #define CLK_MIPI0A_CSR_CSI_EN_0A … #define CLK_MIPI_RX_ANA_CSI0A_NR_CLK … /* MIPI_CSI0B */ #define CLK_MIPI0B_CSR_CSI_EN_0B … #define CLK_MIPI_RX_ANA_CSI0B_NR_CLK … /* MIPI_CSI1A */ #define CLK_MIPI1A_CSR_CSI_EN_1A … #define CLK_MIPI_RX_ANA_CSI1A_NR_CLK … /* MIPI_CSI1B */ #define CLK_MIPI1B_CSR_CSI_EN_1B … #define CLK_MIPI_RX_ANA_CSI1B_NR_CLK … /* MIPI_CSI2A */ #define CLK_MIPI2A_CSR_CSI_EN_2A … #define CLK_MIPI_RX_ANA_CSI2A_NR_CLK … /* MIPI_CSI2B */ #define CLK_MIPI2B_CSR_CSI_EN_2B … #define CLK_MIPI_RX_ANA_CSI2B_NR_CLK … /* MCUCFG */ #define CLK_MCU_BUS_SEL … #define CLK_MCU_NR_CLK … /* MFGCFG */ #define CLK_MFG_BG3D … #define CLK_MFG_MBIST_DIAG … #define CLK_MFG_NR_CLK … /* MMSYS */ #define CLK_MM_MM_MDP_RDMA0 … #define CLK_MM_MM_MDP_CCORR0 … #define CLK_MM_MM_MDP_RSZ0 … #define CLK_MM_MM_MDP_RSZ1 … #define CLK_MM_MM_MDP_TDSHP0 … #define CLK_MM_MM_MDP_WROT0 … #define CLK_MM_MM_MDP_WDMA0 … #define CLK_MM_MM_DISP_OVL0 … #define CLK_MM_MM_DISP_OVL0_2L … #define CLK_MM_MM_DISP_RSZ0 … #define CLK_MM_MM_DISP_RDMA0 … #define CLK_MM_MM_DISP_WDMA0 … #define CLK_MM_MM_DISP_COLOR0 … #define CLK_MM_MM_DISP_CCORR0 … #define CLK_MM_MM_DISP_AAL0 … #define CLK_MM_MM_DISP_GAMMA0 … #define CLK_MM_MM_DISP_DITHER0 … #define CLK_MM_MM_DSI0 … #define CLK_MM_MM_DISP_RDMA1 … #define CLK_MM_MM_MDP_RDMA1 … #define CLK_MM_DPI0_DPI0 … #define CLK_MM_MM_FAKE … #define CLK_MM_MM_SMI_COMMON … #define CLK_MM_MM_SMI_LARB0 … #define CLK_MM_MM_SMI_COMM0 … #define CLK_MM_MM_SMI_COMM1 … #define CLK_MM_MM_CAM_MDP … #define CLK_MM_MM_SMI_IMG … #define CLK_MM_MM_SMI_CAM … #define CLK_MM_IMG_IMG_DL_RELAY … #define CLK_MM_IMG_IMG_DL_ASYNC_TOP … #define CLK_MM_DSI0_DIG_DSI … #define CLK_MM_26M_HRTWT … #define CLK_MM_MM_DPI0 … #define CLK_MM_LVDSTX_PXL … #define CLK_MM_LVDSTX_CTS … #define CLK_MM_NR_CLK … /* IMGSYS */ #define CLK_CAM_LARB2 … #define CLK_CAM … #define CLK_CAMTG … #define CLK_CAM_SENIF … #define CLK_CAMSV0 … #define CLK_CAMSV1 … #define CLK_CAM_FDVT … #define CLK_CAM_WPE … #define CLK_CAM_NR_CLK … /* VDECSYS */ #define CLK_VDEC_VDEC … #define CLK_VDEC_LARB1 … #define CLK_VDEC_NR_CLK … /* VENCSYS */ #define CLK_VENC … #define CLK_VENC_JPGENC … #define CLK_VENC_NR_CLK … /* APUSYS */ #define CLK_APU_IPU_CK … #define CLK_APU_AXI … #define CLK_APU_JTAG … #define CLK_APU_IF_CK … #define CLK_APU_EDMA … #define CLK_APU_AHB … #define CLK_APU_NR_CLK … #endif /* _DT_BINDINGS_CLK_MT8365_H */
Codebase Browser
linux