/* SPDX-License-Identifier: (GPL-2.0-only OR BSD-2-Clause) */ /* * Copyright (c) 2023, Qualcomm Innovation Center, Inc. All rights reserved. */ #ifndef _DT_BINDINGS_CLK_QCOM_GCC_X1E80100_H #define _DT_BINDINGS_CLK_QCOM_GCC_X1E80100_H /* GCC clocks */ #define GCC_AGGRE_NOC_USB_NORTH_AXI_CLK … #define GCC_AGGRE_NOC_USB_SOUTH_AXI_CLK … #define GCC_AGGRE_UFS_PHY_AXI_CLK … #define GCC_AGGRE_USB2_PRIM_AXI_CLK … #define GCC_AGGRE_USB3_MP_AXI_CLK … #define GCC_AGGRE_USB3_PRIM_AXI_CLK … #define GCC_AGGRE_USB3_SEC_AXI_CLK … #define GCC_AGGRE_USB3_TERT_AXI_CLK … #define GCC_AGGRE_USB4_0_AXI_CLK … #define GCC_AGGRE_USB4_1_AXI_CLK … #define GCC_AGGRE_USB4_2_AXI_CLK … #define GCC_AGGRE_USB_NOC_AXI_CLK … #define GCC_AV1E_AHB_CLK … #define GCC_AV1E_AXI_CLK … #define GCC_AV1E_XO_CLK … #define GCC_BOOT_ROM_AHB_CLK … #define GCC_CAMERA_AHB_CLK … #define GCC_CAMERA_HF_AXI_CLK … #define GCC_CAMERA_SF_AXI_CLK … #define GCC_CAMERA_XO_CLK … #define GCC_CFG_NOC_PCIE_ANOC_AHB_CLK … #define GCC_CFG_NOC_PCIE_ANOC_NORTH_AHB_CLK … #define GCC_CFG_NOC_PCIE_ANOC_SOUTH_AHB_CLK … #define GCC_CFG_NOC_USB2_PRIM_AXI_CLK … #define GCC_CFG_NOC_USB3_MP_AXI_CLK … #define GCC_CFG_NOC_USB3_PRIM_AXI_CLK … #define GCC_CFG_NOC_USB3_SEC_AXI_CLK … #define GCC_CFG_NOC_USB3_TERT_AXI_CLK … #define GCC_CFG_NOC_USB_ANOC_AHB_CLK … #define GCC_CFG_NOC_USB_ANOC_NORTH_AHB_CLK … #define GCC_CFG_NOC_USB_ANOC_SOUTH_AHB_CLK … #define GCC_CNOC_PCIE1_TUNNEL_CLK … #define GCC_CNOC_PCIE2_TUNNEL_CLK … #define GCC_CNOC_PCIE_NORTH_SF_AXI_CLK … #define GCC_CNOC_PCIE_SOUTH_SF_AXI_CLK … #define GCC_CNOC_PCIE_TUNNEL_CLK … #define GCC_DDRSS_GPU_AXI_CLK … #define GCC_DISP_AHB_CLK … #define GCC_DISP_HF_AXI_CLK … #define GCC_DISP_XO_CLK … #define GCC_GP1_CLK … #define GCC_GP1_CLK_SRC … #define GCC_GP2_CLK … #define GCC_GP2_CLK_SRC … #define GCC_GP3_CLK … #define GCC_GP3_CLK_SRC … #define GCC_GPLL0 … #define GCC_GPLL0_OUT_EVEN … #define GCC_GPLL4 … #define GCC_GPLL7 … #define GCC_GPLL8 … #define GCC_GPLL9 … #define GCC_GPU_CFG_AHB_CLK … #define GCC_GPU_GPLL0_CPH_CLK_SRC … #define GCC_GPU_GPLL0_DIV_CPH_CLK_SRC … #define GCC_GPU_MEMNOC_GFX_CLK … #define GCC_GPU_SNOC_DVM_GFX_CLK … #define GCC_PCIE0_PHY_RCHNG_CLK … #define GCC_PCIE1_PHY_RCHNG_CLK … #define GCC_PCIE2_PHY_RCHNG_CLK … #define GCC_PCIE_0_AUX_CLK … #define GCC_PCIE_0_AUX_CLK_SRC … #define GCC_PCIE_0_CFG_AHB_CLK … #define GCC_PCIE_0_MSTR_AXI_CLK … #define GCC_PCIE_0_PHY_RCHNG_CLK_SRC … #define GCC_PCIE_0_PIPE_CLK … #define GCC_PCIE_0_SLV_AXI_CLK … #define GCC_PCIE_0_SLV_Q2A_AXI_CLK … #define GCC_PCIE_1_AUX_CLK … #define GCC_PCIE_1_AUX_CLK_SRC … #define GCC_PCIE_1_CFG_AHB_CLK … #define GCC_PCIE_1_MSTR_AXI_CLK … #define GCC_PCIE_1_PHY_RCHNG_CLK_SRC … #define GCC_PCIE_1_PIPE_CLK … #define GCC_PCIE_1_SLV_AXI_CLK … #define GCC_PCIE_1_SLV_Q2A_AXI_CLK … #define GCC_PCIE_2_AUX_CLK … #define GCC_PCIE_2_AUX_CLK_SRC … #define GCC_PCIE_2_CFG_AHB_CLK … #define GCC_PCIE_2_MSTR_AXI_CLK … #define GCC_PCIE_2_PHY_RCHNG_CLK_SRC … #define GCC_PCIE_2_PIPE_CLK … #define GCC_PCIE_2_SLV_AXI_CLK … #define GCC_PCIE_2_SLV_Q2A_AXI_CLK … #define GCC_PCIE_3_AUX_CLK … #define GCC_PCIE_3_AUX_CLK_SRC … #define GCC_PCIE_3_CFG_AHB_CLK … #define GCC_PCIE_3_MSTR_AXI_CLK … #define GCC_PCIE_3_PHY_AUX_CLK … #define GCC_PCIE_3_PHY_RCHNG_CLK … #define GCC_PCIE_3_PHY_RCHNG_CLK_SRC … #define GCC_PCIE_3_PIPE_CLK … #define GCC_PCIE_3_PIPE_DIV_CLK_SRC … #define GCC_PCIE_3_PIPEDIV2_CLK … #define GCC_PCIE_3_SLV_AXI_CLK … #define GCC_PCIE_3_SLV_Q2A_AXI_CLK … #define GCC_PCIE_4_AUX_CLK … #define GCC_PCIE_4_AUX_CLK_SRC … #define GCC_PCIE_4_CFG_AHB_CLK … #define GCC_PCIE_4_MSTR_AXI_CLK … #define GCC_PCIE_4_PHY_RCHNG_CLK … #define GCC_PCIE_4_PHY_RCHNG_CLK_SRC … #define GCC_PCIE_4_PIPE_CLK … #define GCC_PCIE_4_PIPE_DIV_CLK_SRC … #define GCC_PCIE_4_PIPEDIV2_CLK … #define GCC_PCIE_4_SLV_AXI_CLK … #define GCC_PCIE_4_SLV_Q2A_AXI_CLK … #define GCC_PCIE_5_AUX_CLK … #define GCC_PCIE_5_AUX_CLK_SRC … #define GCC_PCIE_5_CFG_AHB_CLK … #define GCC_PCIE_5_MSTR_AXI_CLK … #define GCC_PCIE_5_PHY_RCHNG_CLK … #define GCC_PCIE_5_PHY_RCHNG_CLK_SRC … #define GCC_PCIE_5_PIPE_CLK … #define GCC_PCIE_5_PIPE_DIV_CLK_SRC … #define GCC_PCIE_5_PIPEDIV2_CLK … #define GCC_PCIE_5_SLV_AXI_CLK … #define GCC_PCIE_5_SLV_Q2A_AXI_CLK … #define GCC_PCIE_6A_AUX_CLK … #define GCC_PCIE_6A_AUX_CLK_SRC … #define GCC_PCIE_6A_CFG_AHB_CLK … #define GCC_PCIE_6A_MSTR_AXI_CLK … #define GCC_PCIE_6A_PHY_AUX_CLK … #define GCC_PCIE_6A_PHY_RCHNG_CLK … #define GCC_PCIE_6A_PHY_RCHNG_CLK_SRC … #define GCC_PCIE_6A_PIPE_CLK … #define GCC_PCIE_6A_PIPE_DIV_CLK_SRC … #define GCC_PCIE_6A_PIPEDIV2_CLK … #define GCC_PCIE_6A_SLV_AXI_CLK … #define GCC_PCIE_6A_SLV_Q2A_AXI_CLK … #define GCC_PCIE_6B_AUX_CLK … #define GCC_PCIE_6B_AUX_CLK_SRC … #define GCC_PCIE_6B_CFG_AHB_CLK … #define GCC_PCIE_6B_MSTR_AXI_CLK … #define GCC_PCIE_6B_PHY_AUX_CLK … #define GCC_PCIE_6B_PHY_RCHNG_CLK … #define GCC_PCIE_6B_PHY_RCHNG_CLK_SRC … #define GCC_PCIE_6B_PIPE_CLK … #define GCC_PCIE_6B_PIPE_DIV_CLK_SRC … #define GCC_PCIE_6B_PIPEDIV2_CLK … #define GCC_PCIE_6B_SLV_AXI_CLK … #define GCC_PCIE_6B_SLV_Q2A_AXI_CLK … #define GCC_PCIE_RSCC_AHB_CLK … #define GCC_PCIE_RSCC_XO_CLK … #define GCC_PCIE_RSCC_XO_CLK_SRC … #define GCC_PDM2_CLK … #define GCC_PDM2_CLK_SRC … #define GCC_PDM_AHB_CLK … #define GCC_PDM_XO4_CLK … #define GCC_QMIP_AV1E_AHB_CLK … #define GCC_QMIP_CAMERA_NRT_AHB_CLK … #define GCC_QMIP_CAMERA_RT_AHB_CLK … #define GCC_QMIP_DISP_AHB_CLK … #define GCC_QMIP_GPU_AHB_CLK … #define GCC_QMIP_VIDEO_CV_CPU_AHB_CLK … #define GCC_QMIP_VIDEO_CVP_AHB_CLK … #define GCC_QMIP_VIDEO_V_CPU_AHB_CLK … #define GCC_QMIP_VIDEO_VCODEC_AHB_CLK … #define GCC_QUPV3_WRAP0_CORE_2X_CLK … #define GCC_QUPV3_WRAP0_CORE_CLK … #define GCC_QUPV3_WRAP0_QSPI_S2_CLK … #define GCC_QUPV3_WRAP0_QSPI_S3_CLK … #define GCC_QUPV3_WRAP0_S0_CLK … #define GCC_QUPV3_WRAP0_S0_CLK_SRC … #define GCC_QUPV3_WRAP0_S1_CLK … #define GCC_QUPV3_WRAP0_S1_CLK_SRC … #define GCC_QUPV3_WRAP0_S2_CLK … #define GCC_QUPV3_WRAP0_S2_CLK_SRC … #define GCC_QUPV3_WRAP0_S2_DIV_CLK_SRC … #define GCC_QUPV3_WRAP0_S3_CLK … #define GCC_QUPV3_WRAP0_S3_CLK_SRC … #define GCC_QUPV3_WRAP0_S3_DIV_CLK_SRC … #define GCC_QUPV3_WRAP0_S4_CLK … #define GCC_QUPV3_WRAP0_S4_CLK_SRC … #define GCC_QUPV3_WRAP0_S5_CLK … #define GCC_QUPV3_WRAP0_S5_CLK_SRC … #define GCC_QUPV3_WRAP0_S6_CLK … #define GCC_QUPV3_WRAP0_S6_CLK_SRC … #define GCC_QUPV3_WRAP0_S7_CLK … #define GCC_QUPV3_WRAP0_S7_CLK_SRC … #define GCC_QUPV3_WRAP1_CORE_2X_CLK … #define GCC_QUPV3_WRAP1_CORE_CLK … #define GCC_QUPV3_WRAP1_QSPI_S2_CLK … #define GCC_QUPV3_WRAP1_QSPI_S3_CLK … #define GCC_QUPV3_WRAP1_S0_CLK … #define GCC_QUPV3_WRAP1_S0_CLK_SRC … #define GCC_QUPV3_WRAP1_S1_CLK … #define GCC_QUPV3_WRAP1_S1_CLK_SRC … #define GCC_QUPV3_WRAP1_S2_CLK … #define GCC_QUPV3_WRAP1_S2_CLK_SRC … #define GCC_QUPV3_WRAP1_S2_DIV_CLK_SRC … #define GCC_QUPV3_WRAP1_S3_CLK … #define GCC_QUPV3_WRAP1_S3_CLK_SRC … #define GCC_QUPV3_WRAP1_S3_DIV_CLK_SRC … #define GCC_QUPV3_WRAP1_S4_CLK … #define GCC_QUPV3_WRAP1_S4_CLK_SRC … #define GCC_QUPV3_WRAP1_S5_CLK … #define GCC_QUPV3_WRAP1_S5_CLK_SRC … #define GCC_QUPV3_WRAP1_S6_CLK … #define GCC_QUPV3_WRAP1_S6_CLK_SRC … #define GCC_QUPV3_WRAP1_S7_CLK … #define GCC_QUPV3_WRAP1_S7_CLK_SRC … #define GCC_QUPV3_WRAP2_CORE_2X_CLK … #define GCC_QUPV3_WRAP2_CORE_CLK … #define GCC_QUPV3_WRAP2_QSPI_S2_CLK … #define GCC_QUPV3_WRAP2_QSPI_S3_CLK … #define GCC_QUPV3_WRAP2_S0_CLK … #define GCC_QUPV3_WRAP2_S0_CLK_SRC … #define GCC_QUPV3_WRAP2_S1_CLK … #define GCC_QUPV3_WRAP2_S1_CLK_SRC … #define GCC_QUPV3_WRAP2_S2_CLK … #define GCC_QUPV3_WRAP2_S2_CLK_SRC … #define GCC_QUPV3_WRAP2_S2_DIV_CLK_SRC … #define GCC_QUPV3_WRAP2_S3_CLK … #define GCC_QUPV3_WRAP2_S3_CLK_SRC … #define GCC_QUPV3_WRAP2_S3_DIV_CLK_SRC … #define GCC_QUPV3_WRAP2_S4_CLK … #define GCC_QUPV3_WRAP2_S4_CLK_SRC … #define GCC_QUPV3_WRAP2_S5_CLK … #define GCC_QUPV3_WRAP2_S5_CLK_SRC … #define GCC_QUPV3_WRAP2_S6_CLK … #define GCC_QUPV3_WRAP2_S6_CLK_SRC … #define GCC_QUPV3_WRAP2_S7_CLK … #define GCC_QUPV3_WRAP2_S7_CLK_SRC … #define GCC_QUPV3_WRAP_0_M_AHB_CLK … #define GCC_QUPV3_WRAP_0_S_AHB_CLK … #define GCC_QUPV3_WRAP_1_M_AHB_CLK … #define GCC_QUPV3_WRAP_1_S_AHB_CLK … #define GCC_QUPV3_WRAP_2_M_AHB_CLK … #define GCC_QUPV3_WRAP_2_S_AHB_CLK … #define GCC_SDCC2_AHB_CLK … #define GCC_SDCC2_APPS_CLK … #define GCC_SDCC2_APPS_CLK_SRC … #define GCC_SDCC4_AHB_CLK … #define GCC_SDCC4_APPS_CLK … #define GCC_SDCC4_APPS_CLK_SRC … #define GCC_SYS_NOC_USB_AXI_CLK … #define GCC_UFS_PHY_AHB_CLK … #define GCC_UFS_PHY_AXI_CLK … #define GCC_UFS_PHY_AXI_CLK_SRC … #define GCC_UFS_PHY_ICE_CORE_CLK … #define GCC_UFS_PHY_ICE_CORE_CLK_SRC … #define GCC_UFS_PHY_PHY_AUX_CLK … #define GCC_UFS_PHY_PHY_AUX_CLK_SRC … #define GCC_UFS_PHY_RX_SYMBOL_0_CLK … #define GCC_UFS_PHY_RX_SYMBOL_1_CLK … #define GCC_UFS_PHY_TX_SYMBOL_0_CLK … #define GCC_UFS_PHY_UNIPRO_CORE_CLK … #define GCC_UFS_PHY_UNIPRO_CORE_CLK_SRC … #define GCC_USB20_MASTER_CLK … #define GCC_USB20_MASTER_CLK_SRC … #define GCC_USB20_MOCK_UTMI_CLK … #define GCC_USB20_MOCK_UTMI_CLK_SRC … #define GCC_USB20_MOCK_UTMI_POSTDIV_CLK_SRC … #define GCC_USB20_SLEEP_CLK … #define GCC_USB30_MP_MASTER_CLK … #define GCC_USB30_MP_MASTER_CLK_SRC … #define GCC_USB30_MP_MOCK_UTMI_CLK … #define GCC_USB30_MP_MOCK_UTMI_CLK_SRC … #define GCC_USB30_MP_MOCK_UTMI_POSTDIV_CLK_SRC … #define GCC_USB30_MP_SLEEP_CLK … #define GCC_USB30_PRIM_MASTER_CLK … #define GCC_USB30_PRIM_MASTER_CLK_SRC … #define GCC_USB30_PRIM_MOCK_UTMI_CLK … #define GCC_USB30_PRIM_MOCK_UTMI_CLK_SRC … #define GCC_USB30_PRIM_MOCK_UTMI_POSTDIV_CLK_SRC … #define GCC_USB30_PRIM_SLEEP_CLK … #define GCC_USB30_SEC_MASTER_CLK … #define GCC_USB30_SEC_MASTER_CLK_SRC … #define GCC_USB30_SEC_MOCK_UTMI_CLK … #define GCC_USB30_SEC_MOCK_UTMI_CLK_SRC … #define GCC_USB30_SEC_MOCK_UTMI_POSTDIV_CLK_SRC … #define GCC_USB30_SEC_SLEEP_CLK … #define GCC_USB30_TERT_MASTER_CLK … #define GCC_USB30_TERT_MASTER_CLK_SRC … #define GCC_USB30_TERT_MOCK_UTMI_CLK … #define GCC_USB30_TERT_MOCK_UTMI_CLK_SRC … #define GCC_USB30_TERT_MOCK_UTMI_POSTDIV_CLK_SRC … #define GCC_USB30_TERT_SLEEP_CLK … #define GCC_USB3_MP_PHY_AUX_CLK … #define GCC_USB3_MP_PHY_AUX_CLK_SRC … #define GCC_USB3_MP_PHY_COM_AUX_CLK … #define GCC_USB3_MP_PHY_PIPE_0_CLK … #define GCC_USB3_MP_PHY_PIPE_1_CLK … #define GCC_USB3_PRIM_PHY_AUX_CLK … #define GCC_USB3_PRIM_PHY_AUX_CLK_SRC … #define GCC_USB3_PRIM_PHY_COM_AUX_CLK … #define GCC_USB3_PRIM_PHY_PIPE_CLK … #define GCC_USB3_SEC_PHY_AUX_CLK … #define GCC_USB3_SEC_PHY_AUX_CLK_SRC … #define GCC_USB3_SEC_PHY_COM_AUX_CLK … #define GCC_USB3_SEC_PHY_PIPE_CLK … #define GCC_USB3_TERT_PHY_AUX_CLK … #define GCC_USB3_TERT_PHY_AUX_CLK_SRC … #define GCC_USB3_TERT_PHY_COM_AUX_CLK … #define GCC_USB3_TERT_PHY_PIPE_CLK … #define GCC_USB4_0_CFG_AHB_CLK … #define GCC_USB4_0_DP0_CLK … #define GCC_USB4_0_DP1_CLK … #define GCC_USB4_0_MASTER_CLK … #define GCC_USB4_0_MASTER_CLK_SRC … #define GCC_USB4_0_PHY_P2RR2P_PIPE_CLK … #define GCC_USB4_0_PHY_PCIE_PIPE_CLK … #define GCC_USB4_0_PHY_PCIE_PIPE_CLK_SRC … #define GCC_USB4_0_PHY_RX0_CLK … #define GCC_USB4_0_PHY_RX1_CLK … #define GCC_USB4_0_PHY_USB_PIPE_CLK … #define GCC_USB4_0_SB_IF_CLK … #define GCC_USB4_0_SB_IF_CLK_SRC … #define GCC_USB4_0_SYS_CLK … #define GCC_USB4_0_TMU_CLK … #define GCC_USB4_0_TMU_CLK_SRC … #define GCC_USB4_1_CFG_AHB_CLK … #define GCC_USB4_1_DP0_CLK … #define GCC_USB4_1_DP1_CLK … #define GCC_USB4_1_MASTER_CLK … #define GCC_USB4_1_MASTER_CLK_SRC … #define GCC_USB4_1_PHY_P2RR2P_PIPE_CLK … #define GCC_USB4_1_PHY_PCIE_PIPE_CLK … #define GCC_USB4_1_PHY_PCIE_PIPE_CLK_SRC … #define GCC_USB4_1_PHY_RX0_CLK … #define GCC_USB4_1_PHY_RX1_CLK … #define GCC_USB4_1_PHY_USB_PIPE_CLK … #define GCC_USB4_1_SB_IF_CLK … #define GCC_USB4_1_SB_IF_CLK_SRC … #define GCC_USB4_1_SYS_CLK … #define GCC_USB4_1_TMU_CLK … #define GCC_USB4_1_TMU_CLK_SRC … #define GCC_USB4_2_CFG_AHB_CLK … #define GCC_USB4_2_DP0_CLK … #define GCC_USB4_2_DP1_CLK … #define GCC_USB4_2_MASTER_CLK … #define GCC_USB4_2_MASTER_CLK_SRC … #define GCC_USB4_2_PHY_P2RR2P_PIPE_CLK … #define GCC_USB4_2_PHY_PCIE_PIPE_CLK … #define GCC_USB4_2_PHY_PCIE_PIPE_CLK_SRC … #define GCC_USB4_2_PHY_RX0_CLK … #define GCC_USB4_2_PHY_RX1_CLK … #define GCC_USB4_2_PHY_USB_PIPE_CLK … #define GCC_USB4_2_SB_IF_CLK … #define GCC_USB4_2_SB_IF_CLK_SRC … #define GCC_USB4_2_SYS_CLK … #define GCC_USB4_2_TMU_CLK … #define GCC_USB4_2_TMU_CLK_SRC … #define GCC_VIDEO_AHB_CLK … #define GCC_VIDEO_AXI0_CLK … #define GCC_VIDEO_AXI1_CLK … #define GCC_VIDEO_XO_CLK … #define GCC_PCIE_3_PIPE_CLK_SRC … #define GCC_PCIE_4_PIPE_CLK_SRC … #define GCC_PCIE_5_PIPE_CLK_SRC … #define GCC_PCIE_6A_PIPE_CLK_SRC … #define GCC_PCIE_6B_PIPE_CLK_SRC … #define GCC_USB3_PRIM_PHY_PIPE_CLK_SRC … #define GCC_USB3_SEC_PHY_PIPE_CLK_SRC … #define GCC_USB3_TERT_PHY_PIPE_CLK_SRC … /* GCC power domains */ #define GCC_PCIE_0_TUNNEL_GDSC … #define GCC_PCIE_1_TUNNEL_GDSC … #define GCC_PCIE_2_TUNNEL_GDSC … #define GCC_PCIE_3_GDSC … #define GCC_PCIE_3_PHY_GDSC … #define GCC_PCIE_4_GDSC … #define GCC_PCIE_4_PHY_GDSC … #define GCC_PCIE_5_GDSC … #define GCC_PCIE_5_PHY_GDSC … #define GCC_PCIE_6_PHY_GDSC … #define GCC_PCIE_6A_GDSC … #define GCC_PCIE_6B_GDSC … #define GCC_UFS_MEM_PHY_GDSC … #define GCC_UFS_PHY_GDSC … #define GCC_USB20_PRIM_GDSC … #define GCC_USB30_MP_GDSC … #define GCC_USB30_PRIM_GDSC … #define GCC_USB30_SEC_GDSC … #define GCC_USB30_TERT_GDSC … #define GCC_USB3_MP_SS0_PHY_GDSC … #define GCC_USB3_MP_SS1_PHY_GDSC … #define GCC_USB4_0_GDSC … #define GCC_USB4_1_GDSC … #define GCC_USB4_2_GDSC … #define GCC_USB_0_PHY_GDSC … #define GCC_USB_1_PHY_GDSC … #define GCC_USB_2_PHY_GDSC … /* GCC resets */ #define GCC_AV1E_BCR … #define GCC_CAMERA_BCR … #define GCC_DISPLAY_BCR … #define GCC_GPU_BCR … #define GCC_PCIE_0_LINK_DOWN_BCR … #define GCC_PCIE_0_NOCSR_COM_PHY_BCR … #define GCC_PCIE_0_PHY_BCR … #define GCC_PCIE_0_PHY_NOCSR_COM_PHY_BCR … #define GCC_PCIE_0_TUNNEL_BCR … #define GCC_PCIE_1_LINK_DOWN_BCR … #define GCC_PCIE_1_NOCSR_COM_PHY_BCR … #define GCC_PCIE_1_PHY_BCR … #define GCC_PCIE_1_PHY_NOCSR_COM_PHY_BCR … #define GCC_PCIE_1_TUNNEL_BCR … #define GCC_PCIE_2_LINK_DOWN_BCR … #define GCC_PCIE_2_NOCSR_COM_PHY_BCR … #define GCC_PCIE_2_PHY_BCR … #define GCC_PCIE_2_PHY_NOCSR_COM_PHY_BCR … #define GCC_PCIE_2_TUNNEL_BCR … #define GCC_PCIE_3_BCR … #define GCC_PCIE_3_LINK_DOWN_BCR … #define GCC_PCIE_3_NOCSR_COM_PHY_BCR … #define GCC_PCIE_3_PHY_BCR … #define GCC_PCIE_3_PHY_NOCSR_COM_PHY_BCR … #define GCC_PCIE_4_BCR … #define GCC_PCIE_4_LINK_DOWN_BCR … #define GCC_PCIE_4_NOCSR_COM_PHY_BCR … #define GCC_PCIE_4_PHY_BCR … #define GCC_PCIE_4_PHY_NOCSR_COM_PHY_BCR … #define GCC_PCIE_5_BCR … #define GCC_PCIE_5_LINK_DOWN_BCR … #define GCC_PCIE_5_NOCSR_COM_PHY_BCR … #define GCC_PCIE_5_PHY_BCR … #define GCC_PCIE_5_PHY_NOCSR_COM_PHY_BCR … #define GCC_PCIE_6A_BCR … #define GCC_PCIE_6A_LINK_DOWN_BCR … #define GCC_PCIE_6A_NOCSR_COM_PHY_BCR … #define GCC_PCIE_6A_PHY_BCR … #define GCC_PCIE_6A_PHY_NOCSR_COM_PHY_BCR … #define GCC_PCIE_6B_BCR … #define GCC_PCIE_6B_LINK_DOWN_BCR … #define GCC_PCIE_6B_NOCSR_COM_PHY_BCR … #define GCC_PCIE_6B_PHY_BCR … #define GCC_PCIE_6B_PHY_NOCSR_COM_PHY_BCR … #define GCC_PCIE_PHY_BCR … #define GCC_PCIE_PHY_CFG_AHB_BCR … #define GCC_PCIE_PHY_COM_BCR … #define GCC_PCIE_RSCC_BCR … #define GCC_PDM_BCR … #define GCC_QUPV3_WRAPPER_0_BCR … #define GCC_QUPV3_WRAPPER_1_BCR … #define GCC_QUPV3_WRAPPER_2_BCR … #define GCC_QUSB2PHY_HS0_MP_BCR … #define GCC_QUSB2PHY_HS1_MP_BCR … #define GCC_QUSB2PHY_PRIM_BCR … #define GCC_QUSB2PHY_SEC_BCR … #define GCC_QUSB2PHY_TERT_BCR … #define GCC_QUSB2PHY_USB20_HS_BCR … #define GCC_SDCC2_BCR … #define GCC_SDCC4_BCR … #define GCC_UFS_PHY_BCR … #define GCC_USB20_PRIM_BCR … #define GCC_USB30_MP_BCR … #define GCC_USB30_PRIM_BCR … #define GCC_USB30_SEC_BCR … #define GCC_USB30_TERT_BCR … #define GCC_USB3_MP_SS0_PHY_BCR … #define GCC_USB3_MP_SS1_PHY_BCR … #define GCC_USB3_PHY_PRIM_BCR … #define GCC_USB3_PHY_SEC_BCR … #define GCC_USB3_PHY_TERT_BCR … #define GCC_USB3_UNIPHY_MP0_BCR … #define GCC_USB3_UNIPHY_MP1_BCR … #define GCC_USB3PHY_PHY_PRIM_BCR … #define GCC_USB3PHY_PHY_SEC_BCR … #define GCC_USB3PHY_PHY_TERT_BCR … #define GCC_USB3UNIPHY_PHY_MP0_BCR … #define GCC_USB3UNIPHY_PHY_MP1_BCR … #define GCC_USB4_0_BCR … #define GCC_USB4_0_DP0_PHY_PRIM_BCR … #define GCC_USB4_1_DP0_PHY_SEC_BCR … #define GCC_USB4_2_DP0_PHY_TERT_BCR … #define GCC_USB4_1_BCR … #define GCC_USB4_2_BCR … #define GCC_USB_0_PHY_BCR … #define GCC_USB_1_PHY_BCR … #define GCC_USB_2_PHY_BCR … #define GCC_VIDEO_BCR … #endif
Codebase Browser
linux