/* Copyright (c) 2015 The Linux Foundation. All rights reserved. * * Permission to use, copy, modify, and/or distribute this software for any * purpose with or without fee is hereby granted, provided that the above * copyright notice and this permission notice appear in all copies. * * THE SOFTWARE IS PROVIDED "AS IS" AND THE AUTHOR DISCLAIMS ALL WARRANTIES * WITH REGARD TO THIS SOFTWARE INCLUDING ALL IMPLIED WARRANTIES OF * MERCHANTABILITY AND FITNESS. IN NO EVENT SHALL THE AUTHOR BE LIABLE FOR * ANY SPECIAL, DIRECT, INDIRECT, OR CONSEQUENTIAL DAMAGES OR ANY DAMAGES * WHATSOEVER RESULTING FROM LOSS OF USE, DATA OR PROFITS, WHETHER IN AN * ACTION OF CONTRACT, NEGLIGENCE OR OTHER TORTIOUS ACTION, ARISING OUT OF * OR IN CONNECTION WITH THE USE OR PERFORMANCE OF THIS SOFTWARE. * */ #ifndef __QCOM_CLK_IPQ4019_H__ #define __QCOM_CLK_IPQ4019_H__ #define GCC_DUMMY_CLK … #define AUDIO_CLK_SRC … #define BLSP1_QUP1_I2C_APPS_CLK_SRC … #define BLSP1_QUP1_SPI_APPS_CLK_SRC … #define BLSP1_QUP2_I2C_APPS_CLK_SRC … #define BLSP1_QUP2_SPI_APPS_CLK_SRC … #define BLSP1_UART1_APPS_CLK_SRC … #define BLSP1_UART2_APPS_CLK_SRC … #define GCC_USB3_MOCK_UTMI_CLK_SRC … #define GCC_APPS_CLK_SRC … #define GCC_APPS_AHB_CLK_SRC … #define GP1_CLK_SRC … #define GP2_CLK_SRC … #define GP3_CLK_SRC … #define SDCC1_APPS_CLK_SRC … #define FEPHY_125M_DLY_CLK_SRC … #define WCSS2G_CLK_SRC … #define WCSS5G_CLK_SRC … #define GCC_APSS_AHB_CLK … #define GCC_AUDIO_AHB_CLK … #define GCC_AUDIO_PWM_CLK … #define GCC_BLSP1_AHB_CLK … #define GCC_BLSP1_QUP1_I2C_APPS_CLK … #define GCC_BLSP1_QUP1_SPI_APPS_CLK … #define GCC_BLSP1_QUP2_I2C_APPS_CLK … #define GCC_BLSP1_QUP2_SPI_APPS_CLK … #define GCC_BLSP1_UART1_APPS_CLK … #define GCC_BLSP1_UART2_APPS_CLK … #define GCC_DCD_XO_CLK … #define GCC_GP1_CLK … #define GCC_GP2_CLK … #define GCC_GP3_CLK … #define GCC_BOOT_ROM_AHB_CLK … #define GCC_CRYPTO_AHB_CLK … #define GCC_CRYPTO_AXI_CLK … #define GCC_CRYPTO_CLK … #define GCC_ESS_CLK … #define GCC_IMEM_AXI_CLK … #define GCC_IMEM_CFG_AHB_CLK … #define GCC_PCIE_AHB_CLK … #define GCC_PCIE_AXI_M_CLK … #define GCC_PCIE_AXI_S_CLK … #define GCC_PCNOC_AHB_CLK … #define GCC_PRNG_AHB_CLK … #define GCC_QPIC_AHB_CLK … #define GCC_QPIC_CLK … #define GCC_SDCC1_AHB_CLK … #define GCC_SDCC1_APPS_CLK … #define GCC_SNOC_PCNOC_AHB_CLK … #define GCC_SYS_NOC_125M_CLK … #define GCC_SYS_NOC_AXI_CLK … #define GCC_TCSR_AHB_CLK … #define GCC_TLMM_AHB_CLK … #define GCC_USB2_MASTER_CLK … #define GCC_USB2_SLEEP_CLK … #define GCC_USB2_MOCK_UTMI_CLK … #define GCC_USB3_MASTER_CLK … #define GCC_USB3_SLEEP_CLK … #define GCC_USB3_MOCK_UTMI_CLK … #define GCC_WCSS2G_CLK … #define GCC_WCSS2G_REF_CLK … #define GCC_WCSS2G_RTC_CLK … #define GCC_WCSS5G_CLK … #define GCC_WCSS5G_REF_CLK … #define GCC_WCSS5G_RTC_CLK … #define GCC_APSS_DDRPLL_VCO … #define GCC_SDCC_PLLDIV_CLK … #define GCC_FEPLL_VCO … #define GCC_FEPLL125_CLK … #define GCC_FEPLL125DLY_CLK … #define GCC_FEPLL200_CLK … #define GCC_FEPLL500_CLK … #define GCC_FEPLL_WCSS2G_CLK … #define GCC_FEPLL_WCSS5G_CLK … #define GCC_APSS_CPU_PLLDIV_CLK … #define GCC_PCNOC_AHB_CLK_SRC … #define WIFI0_CPU_INIT_RESET … #define WIFI0_RADIO_SRIF_RESET … #define WIFI0_RADIO_WARM_RESET … #define WIFI0_RADIO_COLD_RESET … #define WIFI0_CORE_WARM_RESET … #define WIFI0_CORE_COLD_RESET … #define WIFI1_CPU_INIT_RESET … #define WIFI1_RADIO_SRIF_RESET … #define WIFI1_RADIO_WARM_RESET … #define WIFI1_RADIO_COLD_RESET … #define WIFI1_CORE_WARM_RESET … #define WIFI1_CORE_COLD_RESET … #define USB3_UNIPHY_PHY_ARES … #define USB3_HSPHY_POR_ARES … #define USB3_HSPHY_S_ARES … #define USB2_HSPHY_POR_ARES … #define USB2_HSPHY_S_ARES … #define PCIE_PHY_AHB_ARES … #define PCIE_AHB_ARES … #define PCIE_PWR_ARES … #define PCIE_PIPE_STICKY_ARES … #define PCIE_AXI_M_STICKY_ARES … #define PCIE_PHY_ARES … #define PCIE_PARF_XPU_ARES … #define PCIE_AXI_S_XPU_ARES … #define PCIE_AXI_M_VMIDMT_ARES … #define PCIE_PIPE_ARES … #define PCIE_AXI_S_ARES … #define PCIE_AXI_M_ARES … #define ESS_RESET … #define GCC_BLSP1_BCR … #define GCC_BLSP1_QUP1_BCR … #define GCC_BLSP1_UART1_BCR … #define GCC_BLSP1_QUP2_BCR … #define GCC_BLSP1_UART2_BCR … #define GCC_BIMC_BCR … #define GCC_TLMM_BCR … #define GCC_IMEM_BCR … #define GCC_ESS_BCR … #define GCC_PRNG_BCR … #define GCC_BOOT_ROM_BCR … #define GCC_CRYPTO_BCR … #define GCC_SDCC1_BCR … #define GCC_SEC_CTRL_BCR … #define GCC_AUDIO_BCR … #define GCC_QPIC_BCR … #define GCC_PCIE_BCR … #define GCC_USB2_BCR … #define GCC_USB2_PHY_BCR … #define GCC_USB3_BCR … #define GCC_USB3_PHY_BCR … #define GCC_SYSTEM_NOC_BCR … #define GCC_PCNOC_BCR … #define GCC_DCD_BCR … #define GCC_SNOC_BUS_TIMEOUT0_BCR … #define GCC_SNOC_BUS_TIMEOUT1_BCR … #define GCC_SNOC_BUS_TIMEOUT2_BCR … #define GCC_SNOC_BUS_TIMEOUT3_BCR … #define GCC_PCNOC_BUS_TIMEOUT0_BCR … #define GCC_PCNOC_BUS_TIMEOUT1_BCR … #define GCC_PCNOC_BUS_TIMEOUT2_BCR … #define GCC_PCNOC_BUS_TIMEOUT3_BCR … #define GCC_PCNOC_BUS_TIMEOUT4_BCR … #define GCC_PCNOC_BUS_TIMEOUT5_BCR … #define GCC_PCNOC_BUS_TIMEOUT6_BCR … #define GCC_PCNOC_BUS_TIMEOUT7_BCR … #define GCC_PCNOC_BUS_TIMEOUT8_BCR … #define GCC_PCNOC_BUS_TIMEOUT9_BCR … #define GCC_TCSR_BCR … #define GCC_QDSS_BCR … #define GCC_MPM_BCR … #define GCC_SPDM_BCR … #define ESS_MAC1_ARES … #define ESS_MAC2_ARES … #define ESS_MAC3_ARES … #define ESS_MAC4_ARES … #define ESS_MAC5_ARES … #define ESS_PSGMII_ARES … #endif
Codebase Browser
linux