/* SPDX-License-Identifier: (GPL-2.0-only OR BSD-2-Clause) */ /* * Copyright (c) 2023, The Linux Foundation. All rights reserved. */ #ifndef _DT_BINDINGS_RESET_IPQ_GCC_5018_H #define _DT_BINDINGS_RESET_IPQ_GCC_5018_H #define GCC_APC0_VOLTAGE_DROOP_DETECTOR_BCR … #define GCC_BLSP1_BCR … #define GCC_BLSP1_QUP1_BCR … #define GCC_BLSP1_QUP2_BCR … #define GCC_BLSP1_QUP3_BCR … #define GCC_BLSP1_UART1_BCR … #define GCC_BLSP1_UART2_BCR … #define GCC_BOOT_ROM_BCR … #define GCC_BTSS_BCR … #define GCC_CMN_BLK_BCR … #define GCC_CMN_LDO_BCR … #define GCC_CE_BCR … #define GCC_CRYPTO_BCR … #define GCC_DCC_BCR … #define GCC_DCD_BCR … #define GCC_DDRSS_BCR … #define GCC_EDPD_BCR … #define GCC_GEPHY_BCR … #define GCC_GEPHY_MDC_SW_ARES … #define GCC_GEPHY_DSP_HW_ARES … #define GCC_GEPHY_RX_ARES … #define GCC_GEPHY_TX_ARES … #define GCC_GMAC0_BCR … #define GCC_GMAC0_CFG_ARES … #define GCC_GMAC0_SYS_ARES … #define GCC_GMAC1_BCR … #define GCC_GMAC1_CFG_ARES … #define GCC_GMAC1_SYS_ARES … #define GCC_IMEM_BCR … #define GCC_LPASS_BCR … #define GCC_MDIO0_BCR … #define GCC_MDIO1_BCR … #define GCC_MPM_BCR … #define GCC_PCIE0_BCR … #define GCC_PCIE0_LINK_DOWN_BCR … #define GCC_PCIE0_PHY_BCR … #define GCC_PCIE0PHY_PHY_BCR … #define GCC_PCIE0_PIPE_ARES … #define GCC_PCIE0_SLEEP_ARES … #define GCC_PCIE0_CORE_STICKY_ARES … #define GCC_PCIE0_AXI_MASTER_ARES … #define GCC_PCIE0_AXI_SLAVE_ARES … #define GCC_PCIE0_AHB_ARES … #define GCC_PCIE0_AXI_MASTER_STICKY_ARES … #define GCC_PCIE0_AXI_SLAVE_STICKY_ARES … #define GCC_PCIE1_BCR … #define GCC_PCIE1_LINK_DOWN_BCR … #define GCC_PCIE1_PHY_BCR … #define GCC_PCIE1PHY_PHY_BCR … #define GCC_PCIE1_PIPE_ARES … #define GCC_PCIE1_SLEEP_ARES … #define GCC_PCIE1_CORE_STICKY_ARES … #define GCC_PCIE1_AXI_MASTER_ARES … #define GCC_PCIE1_AXI_SLAVE_ARES … #define GCC_PCIE1_AHB_ARES … #define GCC_PCIE1_AXI_MASTER_STICKY_ARES … #define GCC_PCIE1_AXI_SLAVE_STICKY_ARES … #define GCC_PCNOC_BCR … #define GCC_PCNOC_BUS_TIMEOUT0_BCR … #define GCC_PCNOC_BUS_TIMEOUT1_BCR … #define GCC_PCNOC_BUS_TIMEOUT2_BCR … #define GCC_PCNOC_BUS_TIMEOUT3_BCR … #define GCC_PCNOC_BUS_TIMEOUT4_BCR … #define GCC_PCNOC_BUS_TIMEOUT5_BCR … #define GCC_PCNOC_BUS_TIMEOUT6_BCR … #define GCC_PCNOC_BUS_TIMEOUT7_BCR … #define GCC_PCNOC_BUS_TIMEOUT8_BCR … #define GCC_PCNOC_BUS_TIMEOUT9_BCR … #define GCC_PCNOC_BUS_TIMEOUT10_BCR … #define GCC_PCNOC_BUS_TIMEOUT11_BCR … #define GCC_PRNG_BCR … #define GCC_Q6SS_DBG_ARES … #define GCC_Q6_AHB_S_ARES … #define GCC_Q6_AHB_ARES … #define GCC_Q6_AXIM2_ARES … #define GCC_Q6_AXIM_ARES … #define GCC_Q6_AXIS_ARES … #define GCC_QDSS_BCR … #define GCC_QPIC_BCR … #define GCC_QUSB2_0_PHY_BCR … #define GCC_SDCC1_BCR … #define GCC_SEC_CTRL_BCR … #define GCC_SPDM_BCR … #define GCC_SYSTEM_NOC_BCR … #define GCC_TCSR_BCR … #define GCC_TLMM_BCR … #define GCC_UBI0_AXI_ARES … #define GCC_UBI0_AHB_ARES … #define GCC_UBI0_NC_AXI_ARES … #define GCC_UBI0_DBG_ARES … #define GCC_UBI0_UTCM_ARES … #define GCC_UBI0_CORE_ARES … #define GCC_UBI32_BCR … #define GCC_UNIPHY_BCR … #define GCC_UNIPHY_AHB_ARES … #define GCC_UNIPHY_SYS_ARES … #define GCC_UNIPHY_RX_ARES … #define GCC_UNIPHY_TX_ARES … #define GCC_USB0_BCR … #define GCC_USB0_PHY_BCR … #define GCC_WCSS_BCR … #define GCC_WCSS_DBG_ARES … #define GCC_WCSS_ECAHB_ARES … #define GCC_WCSS_ACMT_ARES … #define GCC_WCSS_DBG_BDG_ARES … #define GCC_WCSS_AHB_S_ARES … #define GCC_WCSS_AXI_M_ARES … #define GCC_WCSS_AXI_S_ARES … #define GCC_WCSS_Q6_BCR … #define GCC_WCSSAON_RESET … #define GCC_UNIPHY_SOFT_RESET … #define GCC_GEPHY_MISC_ARES … #endif
Codebase Browser
linux