#ifndef _DT_BINDINGS_CLK_QCOM_GCC_IPQ5332_H
#define _DT_BINDINGS_CLK_QCOM_GCC_IPQ5332_H
#define GPLL0_MAIN …
#define GPLL0 …
#define GPLL2_MAIN …
#define GPLL2 …
#define GPLL4_MAIN …
#define GPLL4 …
#define GCC_ADSS_PWM_CLK …
#define GCC_ADSS_PWM_CLK_SRC …
#define GCC_AHB_CLK …
#define GCC_APSS_AXI_CLK_SRC …
#define GCC_BLSP1_AHB_CLK …
#define GCC_BLSP1_QUP1_I2C_APPS_CLK …
#define GCC_BLSP1_QUP1_SPI_APPS_CLK …
#define GCC_BLSP1_QUP1_SPI_APPS_CLK_SRC …
#define GCC_BLSP1_QUP2_I2C_APPS_CLK …
#define GCC_BLSP1_QUP2_SPI_APPS_CLK …
#define GCC_BLSP1_QUP2_SPI_APPS_CLK_SRC …
#define GCC_BLSP1_QUP3_I2C_APPS_CLK …
#define GCC_BLSP1_QUP3_SPI_APPS_CLK …
#define GCC_BLSP1_QUP3_SPI_APPS_CLK_SRC …
#define GCC_BLSP1_SLEEP_CLK …
#define GCC_BLSP1_UART1_APPS_CLK …
#define GCC_BLSP1_UART1_APPS_CLK_SRC …
#define GCC_BLSP1_UART2_APPS_CLK …
#define GCC_BLSP1_UART2_APPS_CLK_SRC …
#define GCC_BLSP1_UART3_APPS_CLK …
#define GCC_BLSP1_UART3_APPS_CLK_SRC …
#define GCC_CE_AHB_CLK …
#define GCC_CE_AXI_CLK …
#define GCC_CE_PCNOC_AHB_CLK …
#define GCC_CMN_12GPLL_AHB_CLK …
#define GCC_CMN_12GPLL_APU_CLK …
#define GCC_CMN_12GPLL_SYS_CLK …
#define GCC_GP1_CLK …
#define GCC_GP1_CLK_SRC …
#define GCC_GP2_CLK …
#define GCC_GP2_CLK_SRC …
#define GCC_LPASS_CORE_AXIM_CLK …
#define GCC_LPASS_SWAY_CLK …
#define GCC_LPASS_SWAY_CLK_SRC …
#define GCC_MDIO_AHB_CLK …
#define GCC_MDIO_SLAVE_AHB_CLK …
#define GCC_MEM_NOC_Q6_AXI_CLK …
#define GCC_MEM_NOC_TS_CLK …
#define GCC_NSS_TS_CLK …
#define GCC_NSS_TS_CLK_SRC …
#define GCC_NSSCC_CLK …
#define GCC_NSSCFG_CLK …
#define GCC_NSSNOC_ATB_CLK …
#define GCC_NSSNOC_NSSCC_CLK …
#define GCC_NSSNOC_QOSGEN_REF_CLK …
#define GCC_NSSNOC_SNOC_1_CLK …
#define GCC_NSSNOC_SNOC_CLK …
#define GCC_NSSNOC_TIMEOUT_REF_CLK …
#define GCC_NSSNOC_XO_DCD_CLK …
#define GCC_PCIE3X1_0_AHB_CLK …
#define GCC_PCIE3X1_0_AUX_CLK …
#define GCC_PCIE3X1_0_AXI_CLK_SRC …
#define GCC_PCIE3X1_0_AXI_M_CLK …
#define GCC_PCIE3X1_0_AXI_S_BRIDGE_CLK …
#define GCC_PCIE3X1_0_AXI_S_CLK …
#define GCC_PCIE3X1_0_PIPE_CLK …
#define GCC_PCIE3X1_0_RCHG_CLK …
#define GCC_PCIE3X1_0_RCHG_CLK_SRC …
#define GCC_PCIE3X1_1_AHB_CLK …
#define GCC_PCIE3X1_1_AUX_CLK …
#define GCC_PCIE3X1_1_AXI_CLK_SRC …
#define GCC_PCIE3X1_1_AXI_M_CLK …
#define GCC_PCIE3X1_1_AXI_S_BRIDGE_CLK …
#define GCC_PCIE3X1_1_AXI_S_CLK …
#define GCC_PCIE3X1_1_PIPE_CLK …
#define GCC_PCIE3X1_1_RCHG_CLK …
#define GCC_PCIE3X1_1_RCHG_CLK_SRC …
#define GCC_PCIE3X1_PHY_AHB_CLK …
#define GCC_PCIE3X2_AHB_CLK …
#define GCC_PCIE3X2_AUX_CLK …
#define GCC_PCIE3X2_AXI_M_CLK …
#define GCC_PCIE3X2_AXI_M_CLK_SRC …
#define GCC_PCIE3X2_AXI_S_BRIDGE_CLK …
#define GCC_PCIE3X2_AXI_S_CLK …
#define GCC_PCIE3X2_AXI_S_CLK_SRC …
#define GCC_PCIE3X2_PHY_AHB_CLK …
#define GCC_PCIE3X2_PIPE_CLK …
#define GCC_PCIE3X2_RCHG_CLK …
#define GCC_PCIE3X2_RCHG_CLK_SRC …
#define GCC_PCIE_AUX_CLK_SRC …
#define GCC_PCNOC_AT_CLK …
#define GCC_PCNOC_BFDCD_CLK_SRC …
#define GCC_PCNOC_LPASS_CLK …
#define GCC_PRNG_AHB_CLK …
#define GCC_Q6_AHB_CLK …
#define GCC_Q6_AHB_S_CLK …
#define GCC_Q6_AXIM_CLK …
#define GCC_Q6_AXIM_CLK_SRC …
#define GCC_Q6_AXIS_CLK …
#define GCC_Q6_TSCTR_1TO2_CLK …
#define GCC_Q6SS_ATBM_CLK …
#define GCC_Q6SS_PCLKDBG_CLK …
#define GCC_Q6SS_TRIG_CLK …
#define GCC_QDSS_AT_CLK …
#define GCC_QDSS_AT_CLK_SRC …
#define GCC_QDSS_CFG_AHB_CLK …
#define GCC_QDSS_DAP_AHB_CLK …
#define GCC_QDSS_DAP_CLK …
#define GCC_QDSS_DAP_DIV_CLK_SRC …
#define GCC_QDSS_ETR_USB_CLK …
#define GCC_QDSS_EUD_AT_CLK …
#define GCC_QDSS_TSCTR_CLK_SRC …
#define GCC_QPIC_AHB_CLK …
#define GCC_QPIC_CLK …
#define GCC_QPIC_IO_MACRO_CLK …
#define GCC_QPIC_IO_MACRO_CLK_SRC …
#define GCC_QPIC_SLEEP_CLK …
#define GCC_SDCC1_AHB_CLK …
#define GCC_SDCC1_APPS_CLK …
#define GCC_SDCC1_APPS_CLK_SRC …
#define GCC_SLEEP_CLK_SRC …
#define GCC_SNOC_LPASS_CFG_CLK …
#define GCC_SNOC_NSSNOC_1_CLK …
#define GCC_SNOC_NSSNOC_CLK …
#define GCC_SNOC_PCIE3_1LANE_1_M_CLK …
#define GCC_SNOC_PCIE3_1LANE_1_S_CLK …
#define GCC_SNOC_PCIE3_1LANE_M_CLK …
#define GCC_SNOC_PCIE3_1LANE_S_CLK …
#define GCC_SNOC_PCIE3_2LANE_M_CLK …
#define GCC_SNOC_PCIE3_2LANE_S_CLK …
#define GCC_SNOC_USB_CLK …
#define GCC_SYS_NOC_AT_CLK …
#define GCC_SYS_NOC_WCSS_AHB_CLK …
#define GCC_SYSTEM_NOC_BFDCD_CLK_SRC …
#define GCC_UNIPHY0_AHB_CLK …
#define GCC_UNIPHY0_SYS_CLK …
#define GCC_UNIPHY1_AHB_CLK …
#define GCC_UNIPHY1_SYS_CLK …
#define GCC_UNIPHY_SYS_CLK_SRC …
#define GCC_USB0_AUX_CLK …
#define GCC_USB0_AUX_CLK_SRC …
#define GCC_USB0_EUD_AT_CLK …
#define GCC_USB0_LFPS_CLK …
#define GCC_USB0_LFPS_CLK_SRC …
#define GCC_USB0_MASTER_CLK …
#define GCC_USB0_MASTER_CLK_SRC …
#define GCC_USB0_MOCK_UTMI_CLK …
#define GCC_USB0_MOCK_UTMI_CLK_SRC …
#define GCC_USB0_MOCK_UTMI_DIV_CLK_SRC …
#define GCC_USB0_PHY_CFG_AHB_CLK …
#define GCC_USB0_PIPE_CLK …
#define GCC_USB0_SLEEP_CLK …
#define GCC_WCSS_AHB_CLK_SRC …
#define GCC_WCSS_AXIM_CLK …
#define GCC_WCSS_AXIS_CLK …
#define GCC_WCSS_DBG_IFC_APB_BDG_CLK …
#define GCC_WCSS_DBG_IFC_APB_CLK …
#define GCC_WCSS_DBG_IFC_ATB_BDG_CLK …
#define GCC_WCSS_DBG_IFC_ATB_CLK …
#define GCC_WCSS_DBG_IFC_NTS_BDG_CLK …
#define GCC_WCSS_DBG_IFC_NTS_CLK …
#define GCC_WCSS_ECAHB_CLK …
#define GCC_WCSS_MST_ASYNC_BDG_CLK …
#define GCC_WCSS_SLV_ASYNC_BDG_CLK …
#define GCC_XO_CLK …
#define GCC_XO_CLK_SRC …
#define GCC_XO_DIV4_CLK …
#define GCC_IM_SLEEP_CLK …
#define GCC_NSSNOC_PCNOC_1_CLK …
#define GCC_MEM_NOC_AHB_CLK …
#define GCC_MEM_NOC_APSS_AXI_CLK …
#define GCC_SNOC_QOSGEN_EXTREF_DIV_CLK_SRC …
#define GCC_MEM_NOC_QOSGEN_EXTREF_CLK …
#define GCC_PCIE3X2_PIPE_CLK_SRC …
#define GCC_PCIE3X1_0_PIPE_CLK_SRC …
#define GCC_PCIE3X1_1_PIPE_CLK_SRC …
#define GCC_USB0_PIPE_CLK_SRC …
#define GCC_ADSS_BCR …
#define GCC_ADSS_PWM_CLK_ARES …
#define GCC_AHB_CLK_ARES …
#define GCC_APC0_VOLTAGE_DROOP_DETECTOR_BCR …
#define GCC_APC0_VOLTAGE_DROOP_DETECTOR_GPLL0_CLK_ARES …
#define GCC_APSS_AHB_CLK_ARES …
#define GCC_APSS_AXI_CLK_ARES …
#define GCC_BLSP1_AHB_CLK_ARES …
#define GCC_BLSP1_BCR …
#define GCC_BLSP1_QUP1_BCR …
#define GCC_BLSP1_QUP1_I2C_APPS_CLK_ARES …
#define GCC_BLSP1_QUP1_SPI_APPS_CLK_ARES …
#define GCC_BLSP1_QUP2_BCR …
#define GCC_BLSP1_QUP2_I2C_APPS_CLK_ARES …
#define GCC_BLSP1_QUP2_SPI_APPS_CLK_ARES …
#define GCC_BLSP1_QUP3_BCR …
#define GCC_BLSP1_QUP3_I2C_APPS_CLK_ARES …
#define GCC_BLSP1_QUP3_SPI_APPS_CLK_ARES …
#define GCC_BLSP1_SLEEP_CLK_ARES …
#define GCC_BLSP1_UART1_APPS_CLK_ARES …
#define GCC_BLSP1_UART1_BCR …
#define GCC_BLSP1_UART2_APPS_CLK_ARES …
#define GCC_BLSP1_UART2_BCR …
#define GCC_BLSP1_UART3_APPS_CLK_ARES …
#define GCC_BLSP1_UART3_BCR …
#define GCC_CE_BCR …
#define GCC_CMN_BLK_BCR …
#define GCC_CMN_LDO0_BCR …
#define GCC_CMN_LDO1_BCR …
#define GCC_DCC_BCR …
#define GCC_GP1_CLK_ARES …
#define GCC_GP2_CLK_ARES …
#define GCC_LPASS_BCR …
#define GCC_LPASS_CORE_AXIM_CLK_ARES …
#define GCC_LPASS_SWAY_CLK_ARES …
#define GCC_MDIOM_BCR …
#define GCC_MDIOS_BCR …
#define GCC_NSS_BCR …
#define GCC_NSS_TS_CLK_ARES …
#define GCC_NSSCC_CLK_ARES …
#define GCC_NSSCFG_CLK_ARES …
#define GCC_NSSNOC_ATB_CLK_ARES …
#define GCC_NSSNOC_NSSCC_CLK_ARES …
#define GCC_NSSNOC_QOSGEN_REF_CLK_ARES …
#define GCC_NSSNOC_SNOC_1_CLK_ARES …
#define GCC_NSSNOC_SNOC_CLK_ARES …
#define GCC_NSSNOC_TIMEOUT_REF_CLK_ARES …
#define GCC_NSSNOC_XO_DCD_CLK_ARES …
#define GCC_PCIE3X1_0_AHB_CLK_ARES …
#define GCC_PCIE3X1_0_AUX_CLK_ARES …
#define GCC_PCIE3X1_0_AXI_M_CLK_ARES …
#define GCC_PCIE3X1_0_AXI_S_BRIDGE_CLK_ARES …
#define GCC_PCIE3X1_0_AXI_S_CLK_ARES …
#define GCC_PCIE3X1_0_BCR …
#define GCC_PCIE3X1_0_LINK_DOWN_BCR …
#define GCC_PCIE3X1_0_PHY_BCR …
#define GCC_PCIE3X1_0_PHY_PHY_BCR …
#define GCC_PCIE3X1_1_AHB_CLK_ARES …
#define GCC_PCIE3X1_1_AUX_CLK_ARES …
#define GCC_PCIE3X1_1_AXI_M_CLK_ARES …
#define GCC_PCIE3X1_1_AXI_S_BRIDGE_CLK_ARES …
#define GCC_PCIE3X1_1_AXI_S_CLK_ARES …
#define GCC_PCIE3X1_1_BCR …
#define GCC_PCIE3X1_1_LINK_DOWN_BCR …
#define GCC_PCIE3X1_1_PHY_BCR …
#define GCC_PCIE3X1_1_PHY_PHY_BCR …
#define GCC_PCIE3X1_PHY_AHB_CLK_ARES …
#define GCC_PCIE3X2_AHB_CLK_ARES …
#define GCC_PCIE3X2_AUX_CLK_ARES …
#define GCC_PCIE3X2_AXI_M_CLK_ARES …
#define GCC_PCIE3X2_AXI_S_BRIDGE_CLK_ARES …
#define GCC_PCIE3X2_AXI_S_CLK_ARES …
#define GCC_PCIE3X2_BCR …
#define GCC_PCIE3X2_LINK_DOWN_BCR …
#define GCC_PCIE3X2_PHY_AHB_CLK_ARES …
#define GCC_PCIE3X2_PHY_BCR …
#define GCC_PCIE3X2PHY_PHY_BCR …
#define GCC_PCNOC_BCR …
#define GCC_PCNOC_LPASS_CLK_ARES …
#define GCC_PRNG_AHB_CLK_ARES …
#define GCC_PRNG_BCR …
#define GCC_Q6_AHB_CLK_ARES …
#define GCC_Q6_AHB_S_CLK_ARES …
#define GCC_Q6_AXIM_CLK_ARES …
#define GCC_Q6_AXIS_CLK_ARES …
#define GCC_Q6_TSCTR_1TO2_CLK_ARES …
#define GCC_Q6SS_ATBM_CLK_ARES …
#define GCC_Q6SS_PCLKDBG_CLK_ARES …
#define GCC_Q6SS_TRIG_CLK_ARES …
#define GCC_QDSS_APB2JTAG_CLK_ARES …
#define GCC_QDSS_AT_CLK_ARES …
#define GCC_QDSS_BCR …
#define GCC_QDSS_CFG_AHB_CLK_ARES …
#define GCC_QDSS_DAP_AHB_CLK_ARES …
#define GCC_QDSS_DAP_CLK_ARES …
#define GCC_QDSS_ETR_USB_CLK_ARES …
#define GCC_QDSS_EUD_AT_CLK_ARES …
#define GCC_QDSS_STM_CLK_ARES …
#define GCC_QDSS_TRACECLKIN_CLK_ARES …
#define GCC_QDSS_TS_CLK_ARES …
#define GCC_QDSS_TSCTR_DIV16_CLK_ARES …
#define GCC_QDSS_TSCTR_DIV2_CLK_ARES …
#define GCC_QDSS_TSCTR_DIV3_CLK_ARES …
#define GCC_QDSS_TSCTR_DIV4_CLK_ARES …
#define GCC_QDSS_TSCTR_DIV8_CLK_ARES …
#define GCC_QPIC_AHB_CLK_ARES …
#define GCC_QPIC_CLK_ARES …
#define GCC_QPIC_BCR …
#define GCC_QPIC_IO_MACRO_CLK_ARES …
#define GCC_QPIC_SLEEP_CLK_ARES …
#define GCC_QUSB2_0_PHY_BCR …
#define GCC_SDCC1_AHB_CLK_ARES …
#define GCC_SDCC1_APPS_CLK_ARES …
#define GCC_SDCC_BCR …
#define GCC_SNOC_BCR …
#define GCC_SNOC_LPASS_CFG_CLK_ARES …
#define GCC_SNOC_NSSNOC_1_CLK_ARES …
#define GCC_SNOC_NSSNOC_CLK_ARES …
#define GCC_SYS_NOC_QDSS_STM_AXI_CLK_ARES …
#define GCC_SYS_NOC_WCSS_AHB_CLK_ARES …
#define GCC_UNIPHY0_AHB_CLK_ARES …
#define GCC_UNIPHY0_BCR …
#define GCC_UNIPHY0_SYS_CLK_ARES …
#define GCC_UNIPHY1_AHB_CLK_ARES …
#define GCC_UNIPHY1_BCR …
#define GCC_UNIPHY1_SYS_CLK_ARES …
#define GCC_USB0_AUX_CLK_ARES …
#define GCC_USB0_EUD_AT_CLK_ARES …
#define GCC_USB0_LFPS_CLK_ARES …
#define GCC_USB0_MASTER_CLK_ARES …
#define GCC_USB0_MOCK_UTMI_CLK_ARES …
#define GCC_USB0_PHY_BCR …
#define GCC_USB0_PHY_CFG_AHB_CLK_ARES …
#define GCC_USB0_SLEEP_CLK_ARES …
#define GCC_USB3PHY_0_PHY_BCR …
#define GCC_USB_BCR …
#define GCC_WCSS_AXIM_CLK_ARES …
#define GCC_WCSS_AXIS_CLK_ARES …
#define GCC_WCSS_BCR …
#define GCC_WCSS_DBG_IFC_APB_BDG_CLK_ARES …
#define GCC_WCSS_DBG_IFC_APB_CLK_ARES …
#define GCC_WCSS_DBG_IFC_ATB_BDG_CLK_ARES …
#define GCC_WCSS_DBG_IFC_ATB_CLK_ARES …
#define GCC_WCSS_DBG_IFC_NTS_BDG_CLK_ARES …
#define GCC_WCSS_DBG_IFC_NTS_CLK_ARES …
#define GCC_WCSS_ECAHB_CLK_ARES …
#define GCC_WCSS_MST_ASYNC_BDG_CLK_ARES …
#define GCC_WCSS_Q6_BCR …
#define GCC_WCSS_SLV_ASYNC_BDG_CLK_ARES …
#define GCC_XO_CLK_ARES …
#define GCC_XO_DIV4_CLK_ARES …
#define GCC_Q6SS_DBG_ARES …
#define GCC_WCSS_DBG_BDG_ARES …
#define GCC_WCSS_DBG_ARES …
#define GCC_WCSS_AXI_S_ARES …
#define GCC_WCSS_AXI_M_ARES …
#define GCC_WCSSAON_ARES …
#define GCC_PCIE3X2_PIPE_ARES …
#define GCC_PCIE3X2_CORE_STICKY_ARES …
#define GCC_PCIE3X2_AXI_S_STICKY_ARES …
#define GCC_PCIE3X2_AXI_M_STICKY_ARES …
#define GCC_PCIE3X1_0_PIPE_ARES …
#define GCC_PCIE3X1_0_CORE_STICKY_ARES …
#define GCC_PCIE3X1_0_AXI_S_STICKY_ARES …
#define GCC_PCIE3X1_0_AXI_M_STICKY_ARES …
#define GCC_PCIE3X1_1_PIPE_ARES …
#define GCC_PCIE3X1_1_CORE_STICKY_ARES …
#define GCC_PCIE3X1_1_AXI_S_STICKY_ARES …
#define GCC_PCIE3X1_1_AXI_M_STICKY_ARES …
#define GCC_IM_SLEEP_CLK_ARES …
#define GCC_NSSNOC_PCNOC_1_CLK_ARES …
#define GCC_UNIPHY0_XPCS_ARES …
#define GCC_UNIPHY1_XPCS_ARES …
#endif