/* SPDX-License-Identifier: GPL-2.0 */ /* * Copyright (c) 2018, The Linux Foundation. All rights reserved. */ #ifndef _DT_BINDINGS_CLOCK_IPQ_GCC_6018_H #define _DT_BINDINGS_CLOCK_IPQ_GCC_6018_H #define GPLL0 … #define UBI32_PLL … #define GPLL6 … #define GPLL4 … #define PCNOC_BFDCD_CLK_SRC … #define GPLL2 … #define NSS_CRYPTO_PLL … #define NSS_PPE_CLK_SRC … #define GCC_XO_CLK_SRC … #define NSS_CE_CLK_SRC … #define GCC_SLEEP_CLK_SRC … #define APSS_AHB_CLK_SRC … #define NSS_PORT5_RX_CLK_SRC … #define NSS_PORT5_TX_CLK_SRC … #define PCIE0_AXI_CLK_SRC … #define USB0_MASTER_CLK_SRC … #define APSS_AHB_POSTDIV_CLK_SRC … #define NSS_PORT1_RX_CLK_SRC … #define NSS_PORT1_TX_CLK_SRC … #define NSS_PORT2_RX_CLK_SRC … #define NSS_PORT2_TX_CLK_SRC … #define NSS_PORT3_RX_CLK_SRC … #define NSS_PORT3_TX_CLK_SRC … #define NSS_PORT4_RX_CLK_SRC … #define NSS_PORT4_TX_CLK_SRC … #define NSS_PORT5_RX_DIV_CLK_SRC … #define NSS_PORT5_TX_DIV_CLK_SRC … #define APSS_AXI_CLK_SRC … #define NSS_CRYPTO_CLK_SRC … #define NSS_PORT1_RX_DIV_CLK_SRC … #define NSS_PORT1_TX_DIV_CLK_SRC … #define NSS_PORT2_RX_DIV_CLK_SRC … #define NSS_PORT2_TX_DIV_CLK_SRC … #define NSS_PORT3_RX_DIV_CLK_SRC … #define NSS_PORT3_TX_DIV_CLK_SRC … #define NSS_PORT4_RX_DIV_CLK_SRC … #define NSS_PORT4_TX_DIV_CLK_SRC … #define NSS_UBI0_CLK_SRC … #define BLSP1_QUP1_I2C_APPS_CLK_SRC … #define BLSP1_QUP1_SPI_APPS_CLK_SRC … #define BLSP1_QUP2_I2C_APPS_CLK_SRC … #define BLSP1_QUP2_SPI_APPS_CLK_SRC … #define BLSP1_QUP3_I2C_APPS_CLK_SRC … #define BLSP1_QUP3_SPI_APPS_CLK_SRC … #define BLSP1_QUP4_I2C_APPS_CLK_SRC … #define BLSP1_QUP4_SPI_APPS_CLK_SRC … #define BLSP1_QUP5_I2C_APPS_CLK_SRC … #define BLSP1_QUP5_SPI_APPS_CLK_SRC … #define BLSP1_QUP6_I2C_APPS_CLK_SRC … #define BLSP1_QUP6_SPI_APPS_CLK_SRC … #define BLSP1_UART1_APPS_CLK_SRC … #define BLSP1_UART2_APPS_CLK_SRC … #define BLSP1_UART3_APPS_CLK_SRC … #define BLSP1_UART4_APPS_CLK_SRC … #define BLSP1_UART5_APPS_CLK_SRC … #define BLSP1_UART6_APPS_CLK_SRC … #define CRYPTO_CLK_SRC … #define NSS_UBI0_DIV_CLK_SRC … #define PCIE0_AUX_CLK_SRC … #define PCIE0_PIPE_CLK_SRC … #define SDCC1_APPS_CLK_SRC … #define USB0_AUX_CLK_SRC … #define USB0_MOCK_UTMI_CLK_SRC … #define USB0_PIPE_CLK_SRC … #define USB1_MOCK_UTMI_CLK_SRC … #define GCC_APSS_AHB_CLK … #define GCC_APSS_AXI_CLK … #define GCC_BLSP1_AHB_CLK … #define GCC_BLSP1_QUP1_I2C_APPS_CLK … #define GCC_BLSP1_QUP1_SPI_APPS_CLK … #define GCC_BLSP1_QUP2_I2C_APPS_CLK … #define GCC_BLSP1_QUP2_SPI_APPS_CLK … #define GCC_BLSP1_QUP3_I2C_APPS_CLK … #define GCC_BLSP1_QUP3_SPI_APPS_CLK … #define GCC_BLSP1_QUP4_I2C_APPS_CLK … #define GCC_BLSP1_QUP4_SPI_APPS_CLK … #define GCC_BLSP1_QUP5_I2C_APPS_CLK … #define GCC_BLSP1_QUP5_SPI_APPS_CLK … #define GCC_BLSP1_QUP6_I2C_APPS_CLK … #define GCC_BLSP1_QUP6_SPI_APPS_CLK … #define GCC_BLSP1_UART1_APPS_CLK … #define GCC_BLSP1_UART2_APPS_CLK … #define GCC_BLSP1_UART3_APPS_CLK … #define GCC_BLSP1_UART4_APPS_CLK … #define GCC_BLSP1_UART5_APPS_CLK … #define GCC_BLSP1_UART6_APPS_CLK … #define GCC_CRYPTO_AHB_CLK … #define GCC_CRYPTO_AXI_CLK … #define GCC_CRYPTO_CLK … #define GCC_XO_CLK … #define GCC_XO_DIV4_CLK … #define GCC_MDIO_AHB_CLK … #define GCC_CRYPTO_PPE_CLK … #define GCC_NSS_CE_APB_CLK … #define GCC_NSS_CE_AXI_CLK … #define GCC_NSS_CFG_CLK … #define GCC_NSS_CRYPTO_CLK … #define GCC_NSS_CSR_CLK … #define GCC_NSS_EDMA_CFG_CLK … #define GCC_NSS_EDMA_CLK … #define GCC_NSS_NOC_CLK … #define GCC_NSS_PORT1_RX_CLK … #define GCC_NSS_PORT1_TX_CLK … #define GCC_NSS_PORT2_RX_CLK … #define GCC_NSS_PORT2_TX_CLK … #define GCC_NSS_PORT3_RX_CLK … #define GCC_NSS_PORT3_TX_CLK … #define GCC_NSS_PORT4_RX_CLK … #define GCC_NSS_PORT4_TX_CLK … #define GCC_NSS_PORT5_RX_CLK … #define GCC_NSS_PORT5_TX_CLK … #define GCC_NSS_PPE_CFG_CLK … #define GCC_NSS_PPE_CLK … #define GCC_NSS_PPE_IPE_CLK … #define GCC_NSS_PTP_REF_CLK … #define GCC_NSSNOC_CE_APB_CLK … #define GCC_NSSNOC_CE_AXI_CLK … #define GCC_NSSNOC_CRYPTO_CLK … #define GCC_NSSNOC_PPE_CFG_CLK … #define GCC_NSSNOC_PPE_CLK … #define GCC_NSSNOC_QOSGEN_REF_CLK … #define GCC_NSSNOC_TIMEOUT_REF_CLK … #define GCC_NSSNOC_UBI0_AHB_CLK … #define GCC_PORT1_MAC_CLK … #define GCC_PORT2_MAC_CLK … #define GCC_PORT3_MAC_CLK … #define GCC_PORT4_MAC_CLK … #define GCC_PORT5_MAC_CLK … #define GCC_UBI0_AHB_CLK … #define GCC_UBI0_AXI_CLK … #define GCC_UBI0_CORE_CLK … #define GCC_PCIE0_AHB_CLK … #define GCC_PCIE0_AUX_CLK … #define GCC_PCIE0_AXI_M_CLK … #define GCC_PCIE0_AXI_S_CLK … #define GCC_PCIE0_PIPE_CLK … #define GCC_PRNG_AHB_CLK … #define GCC_QPIC_AHB_CLK … #define GCC_QPIC_CLK … #define GCC_SDCC1_AHB_CLK … #define GCC_SDCC1_APPS_CLK … #define GCC_UNIPHY0_AHB_CLK … #define GCC_UNIPHY0_PORT1_RX_CLK … #define GCC_UNIPHY0_PORT1_TX_CLK … #define GCC_UNIPHY0_PORT2_RX_CLK … #define GCC_UNIPHY0_PORT2_TX_CLK … #define GCC_UNIPHY0_PORT3_RX_CLK … #define GCC_UNIPHY0_PORT3_TX_CLK … #define GCC_UNIPHY0_PORT4_RX_CLK … #define GCC_UNIPHY0_PORT4_TX_CLK … #define GCC_UNIPHY0_PORT5_RX_CLK … #define GCC_UNIPHY0_PORT5_TX_CLK … #define GCC_UNIPHY0_SYS_CLK … #define GCC_UNIPHY1_AHB_CLK … #define GCC_UNIPHY1_PORT5_RX_CLK … #define GCC_UNIPHY1_PORT5_TX_CLK … #define GCC_UNIPHY1_SYS_CLK … #define GCC_USB0_AUX_CLK … #define GCC_USB0_MASTER_CLK … #define GCC_USB0_MOCK_UTMI_CLK … #define GCC_USB0_PHY_CFG_AHB_CLK … #define GCC_USB0_PIPE_CLK … #define GCC_USB0_SLEEP_CLK … #define GCC_USB1_MASTER_CLK … #define GCC_USB1_MOCK_UTMI_CLK … #define GCC_USB1_PHY_CFG_AHB_CLK … #define GCC_USB1_SLEEP_CLK … #define GP1_CLK_SRC … #define GP2_CLK_SRC … #define GP3_CLK_SRC … #define GCC_GP1_CLK … #define GCC_GP2_CLK … #define GCC_GP3_CLK … #define SYSTEM_NOC_BFDCD_CLK_SRC … #define GCC_NSSNOC_SNOC_CLK … #define GCC_UBI0_NC_AXI_CLK … #define GCC_UBI1_NC_AXI_CLK … #define GPLL0_MAIN … #define UBI32_PLL_MAIN … #define GPLL6_MAIN … #define GPLL4_MAIN … #define GPLL2_MAIN … #define NSS_CRYPTO_PLL_MAIN … #define GCC_CMN_12GPLL_AHB_CLK … #define GCC_CMN_12GPLL_SYS_CLK … #define GCC_SNOC_BUS_TIMEOUT2_AHB_CLK … #define GCC_SYS_NOC_USB0_AXI_CLK … #define GCC_SYS_NOC_PCIE0_AXI_CLK … #define QDSS_TSCTR_CLK_SRC … #define QDSS_AT_CLK_SRC … #define GCC_QDSS_AT_CLK … #define GCC_QDSS_DAP_CLK … #define ADSS_PWM_CLK_SRC … #define GCC_ADSS_PWM_CLK … #define SDCC1_ICE_CORE_CLK_SRC … #define GCC_SDCC1_ICE_CORE_CLK … #define GCC_DCC_CLK … #define PCIE0_RCHNG_CLK_SRC … #define GCC_PCIE0_AXI_S_BRIDGE_CLK … #define PCIE0_RCHNG_CLK … #define UBI32_MEM_NOC_BFDCD_CLK_SRC … #define WCSS_AHB_CLK_SRC … #define Q6_AXI_CLK_SRC … #define GCC_Q6SS_PCLKDBG_CLK … #define GCC_Q6_TSCTR_1TO2_CLK … #define GCC_WCSS_CORE_TBU_CLK … #define GCC_WCSS_AXI_M_CLK … #define GCC_SYS_NOC_WCSS_AHB_CLK … #define GCC_Q6_AXIM_CLK … #define GCC_Q6SS_ATBM_CLK … #define GCC_WCSS_Q6_TBU_CLK … #define GCC_Q6_AXIM2_CLK … #define GCC_Q6_AHB_CLK … #define GCC_Q6_AHB_S_CLK … #define GCC_WCSS_DBG_IFC_APB_CLK … #define GCC_WCSS_DBG_IFC_ATB_CLK … #define GCC_WCSS_DBG_IFC_NTS_CLK … #define GCC_WCSS_DBG_IFC_DAPBUS_CLK … #define GCC_WCSS_DBG_IFC_APB_BDG_CLK … #define GCC_WCSS_DBG_IFC_ATB_BDG_CLK … #define GCC_WCSS_DBG_IFC_NTS_BDG_CLK … #define GCC_WCSS_DBG_IFC_DAPBUS_BDG_CLK … #define GCC_WCSS_ECAHB_CLK … #define GCC_WCSS_ACMT_CLK … #define GCC_WCSS_AHB_S_CLK … #define GCC_RBCPR_WCSS_CLK … #define RBCPR_WCSS_CLK_SRC … #define GCC_RBCPR_WCSS_AHB_CLK … #define GCC_LPASS_CORE_AXIM_CLK … #define GCC_LPASS_SNOC_CFG_CLK … #define GCC_LPASS_Q6_AXIM_CLK … #define GCC_LPASS_Q6_ATBM_AT_CLK … #define GCC_LPASS_Q6_PCLKDBG_CLK … #define GCC_LPASS_Q6SS_TSCTR_1TO2_CLK … #define GCC_LPASS_Q6SS_TRIG_CLK … #define GCC_LPASS_TBU_CLK … #define LPASS_CORE_AXIM_CLK_SRC … #define LPASS_SNOC_CFG_CLK_SRC … #define LPASS_Q6_AXIM_CLK_SRC … #define GCC_PCNOC_LPASS_CLK … #define GCC_UBI0_UTCM_CLK … #define SNOC_NSSNOC_BFDCD_CLK_SRC … #define GCC_SNOC_NSSNOC_CLK … #define GCC_MEM_NOC_Q6_AXI_CLK … #define GCC_MEM_NOC_UBI32_CLK … #define GCC_MEM_NOC_LPASS_CLK … #define GCC_SNOC_LPASS_CFG_CLK … #define GCC_SYS_NOC_QDSS_STM_AXI_CLK … #define GCC_QDSS_STM_CLK … #define GCC_QDSS_TRACECLKIN_CLK … #define QDSS_STM_CLK_SRC … #define QDSS_TRACECLKIN_CLK_SRC … #define GCC_NSSNOC_ATB_CLK … #endif
Codebase Browser
linux