/* SPDX-License-Identifier: GPL-2.0 */ /* * Copyright (c) 2018, The Linux Foundation. All rights reserved. */ #ifndef _DT_BINDINGS_RESET_IPQ_GCC_6018_H #define _DT_BINDINGS_RESET_IPQ_GCC_6018_H #define GCC_BLSP1_BCR … #define GCC_BLSP1_QUP1_BCR … #define GCC_BLSP1_UART1_BCR … #define GCC_BLSP1_QUP2_BCR … #define GCC_BLSP1_UART2_BCR … #define GCC_BLSP1_QUP3_BCR … #define GCC_BLSP1_UART3_BCR … #define GCC_BLSP1_QUP4_BCR … #define GCC_BLSP1_UART4_BCR … #define GCC_BLSP1_QUP5_BCR … #define GCC_BLSP1_UART5_BCR … #define GCC_BLSP1_QUP6_BCR … #define GCC_BLSP1_UART6_BCR … #define GCC_IMEM_BCR … #define GCC_SMMU_BCR … #define GCC_APSS_TCU_BCR … #define GCC_SMMU_XPU_BCR … #define GCC_PCNOC_TBU_BCR … #define GCC_SMMU_CFG_BCR … #define GCC_PRNG_BCR … #define GCC_BOOT_ROM_BCR … #define GCC_CRYPTO_BCR … #define GCC_WCSS_BCR … #define GCC_WCSS_Q6_BCR … #define GCC_NSS_BCR … #define GCC_SEC_CTRL_BCR … #define GCC_DDRSS_BCR … #define GCC_SYSTEM_NOC_BCR … #define GCC_PCNOC_BCR … #define GCC_TCSR_BCR … #define GCC_QDSS_BCR … #define GCC_DCD_BCR … #define GCC_MSG_RAM_BCR … #define GCC_MPM_BCR … #define GCC_SPDM_BCR … #define GCC_RBCPR_BCR … #define GCC_RBCPR_MX_BCR … #define GCC_TLMM_BCR … #define GCC_RBCPR_WCSS_BCR … #define GCC_USB0_PHY_BCR … #define GCC_USB3PHY_0_PHY_BCR … #define GCC_USB0_BCR … #define GCC_USB1_BCR … #define GCC_QUSB2_0_PHY_BCR … #define GCC_QUSB2_1_PHY_BCR … #define GCC_SDCC1_BCR … #define GCC_SNOC_BUS_TIMEOUT0_BCR … #define GCC_SNOC_BUS_TIMEOUT1_BCR … #define GCC_SNOC_BUS_TIMEOUT2_BCR … #define GCC_PCNOC_BUS_TIMEOUT0_BCR … #define GCC_PCNOC_BUS_TIMEOUT1_BCR … #define GCC_PCNOC_BUS_TIMEOUT2_BCR … #define GCC_PCNOC_BUS_TIMEOUT3_BCR … #define GCC_PCNOC_BUS_TIMEOUT4_BCR … #define GCC_PCNOC_BUS_TIMEOUT5_BCR … #define GCC_PCNOC_BUS_TIMEOUT6_BCR … #define GCC_PCNOC_BUS_TIMEOUT7_BCR … #define GCC_PCNOC_BUS_TIMEOUT8_BCR … #define GCC_PCNOC_BUS_TIMEOUT9_BCR … #define GCC_UNIPHY0_BCR … #define GCC_UNIPHY1_BCR … #define GCC_CMN_12GPLL_BCR … #define GCC_QPIC_BCR … #define GCC_MDIO_BCR … #define GCC_WCSS_CORE_TBU_BCR … #define GCC_WCSS_Q6_TBU_BCR … #define GCC_USB0_TBU_BCR … #define GCC_PCIE0_TBU_BCR … #define GCC_PCIE0_BCR … #define GCC_PCIE0_PHY_BCR … #define GCC_PCIE0PHY_PHY_BCR … #define GCC_PCIE0_LINK_DOWN_BCR … #define GCC_DCC_BCR … #define GCC_APC0_VOLTAGE_DROOP_DETECTOR_BCR … #define GCC_SMMU_CATS_BCR … #define GCC_UBI0_AXI_ARES … #define GCC_UBI0_AHB_ARES … #define GCC_UBI0_NC_AXI_ARES … #define GCC_UBI0_DBG_ARES … #define GCC_UBI0_CORE_CLAMP_ENABLE … #define GCC_UBI0_CLKRST_CLAMP_ENABLE … #define GCC_UBI0_UTCM_ARES … #define GCC_NSS_CFG_ARES … #define GCC_NSS_NOC_ARES … #define GCC_NSS_CRYPTO_ARES … #define GCC_NSS_CSR_ARES … #define GCC_NSS_CE_APB_ARES … #define GCC_NSS_CE_AXI_ARES … #define GCC_NSSNOC_CE_APB_ARES … #define GCC_NSSNOC_CE_AXI_ARES … #define GCC_NSSNOC_UBI0_AHB_ARES … #define GCC_NSSNOC_SNOC_ARES … #define GCC_NSSNOC_CRYPTO_ARES … #define GCC_NSSNOC_ATB_ARES … #define GCC_NSSNOC_QOSGEN_REF_ARES … #define GCC_NSSNOC_TIMEOUT_REF_ARES … #define GCC_PCIE0_PIPE_ARES … #define GCC_PCIE0_SLEEP_ARES … #define GCC_PCIE0_CORE_STICKY_ARES … #define GCC_PCIE0_AXI_MASTER_ARES … #define GCC_PCIE0_AXI_SLAVE_ARES … #define GCC_PCIE0_AHB_ARES … #define GCC_PCIE0_AXI_MASTER_STICKY_ARES … #define GCC_PCIE0_AXI_SLAVE_STICKY_ARES … #define GCC_PPE_FULL_RESET … #define GCC_UNIPHY0_SOFT_RESET … #define GCC_UNIPHY0_XPCS_RESET … #define GCC_UNIPHY1_SOFT_RESET … #define GCC_UNIPHY1_XPCS_RESET … #define GCC_EDMA_HW_RESET … #define GCC_ADSS_BCR … #define GCC_NSS_NOC_TBU_BCR … #define GCC_NSSPORT1_RESET … #define GCC_NSSPORT2_RESET … #define GCC_NSSPORT3_RESET … #define GCC_NSSPORT4_RESET … #define GCC_NSSPORT5_RESET … #define GCC_UNIPHY0_PORT1_ARES … #define GCC_UNIPHY0_PORT2_ARES … #define GCC_UNIPHY0_PORT3_ARES … #define GCC_UNIPHY0_PORT4_ARES … #define GCC_UNIPHY0_PORT5_ARES … #define GCC_UNIPHY0_PORT_4_5_RESET … #define GCC_UNIPHY0_PORT_4_RESET … #define GCC_LPASS_BCR … #define GCC_UBI32_TBU_BCR … #define GCC_LPASS_TBU_BCR … #define GCC_WCSSAON_RESET … #define GCC_LPASS_Q6_AXIM_ARES … #define GCC_LPASS_Q6SS_TSCTR_1TO2_ARES … #define GCC_LPASS_Q6SS_TRIG_ARES … #define GCC_LPASS_Q6_ATBM_AT_ARES … #define GCC_LPASS_Q6_PCLKDBG_ARES … #define GCC_LPASS_CORE_AXIM_ARES … #define GCC_LPASS_SNOC_CFG_ARES … #define GCC_WCSS_DBG_ARES … #define GCC_WCSS_ECAHB_ARES … #define GCC_WCSS_ACMT_ARES … #define GCC_WCSS_DBG_BDG_ARES … #define GCC_WCSS_AHB_S_ARES … #define GCC_WCSS_AXI_M_ARES … #define GCC_Q6SS_DBG_ARES … #define GCC_Q6_AHB_S_ARES … #define GCC_Q6_AHB_ARES … #define GCC_Q6_AXIM2_ARES … #define GCC_Q6_AXIM_ARES … #define GCC_UBI0_CORE_ARES … #endif
Codebase Browser
linux