/* SPDX-License-Identifier: GPL-2.0-only */ /* * Copyright (c) 2016-2017, The Linux Foundation. All rights reserved. */ #ifndef _DT_BINDINGS_CLOCK_IPQ_GCC_8074_H #define _DT_BINDINGS_CLOCK_IPQ_GCC_8074_H #define GPLL0 … #define GPLL0_MAIN … #define GCC_SLEEP_CLK_SRC … #define BLSP1_QUP1_I2C_APPS_CLK_SRC … #define BLSP1_QUP1_SPI_APPS_CLK_SRC … #define BLSP1_QUP2_I2C_APPS_CLK_SRC … #define BLSP1_QUP2_SPI_APPS_CLK_SRC … #define BLSP1_QUP3_I2C_APPS_CLK_SRC … #define BLSP1_QUP3_SPI_APPS_CLK_SRC … #define BLSP1_QUP4_I2C_APPS_CLK_SRC … #define BLSP1_QUP4_SPI_APPS_CLK_SRC … #define BLSP1_QUP5_I2C_APPS_CLK_SRC … #define BLSP1_QUP5_SPI_APPS_CLK_SRC … #define BLSP1_QUP6_I2C_APPS_CLK_SRC … #define BLSP1_QUP6_SPI_APPS_CLK_SRC … #define BLSP1_UART1_APPS_CLK_SRC … #define BLSP1_UART2_APPS_CLK_SRC … #define BLSP1_UART3_APPS_CLK_SRC … #define BLSP1_UART4_APPS_CLK_SRC … #define BLSP1_UART5_APPS_CLK_SRC … #define BLSP1_UART6_APPS_CLK_SRC … #define GCC_BLSP1_AHB_CLK … #define GCC_BLSP1_QUP1_I2C_APPS_CLK … #define GCC_BLSP1_QUP1_SPI_APPS_CLK … #define GCC_BLSP1_QUP2_I2C_APPS_CLK … #define GCC_BLSP1_QUP2_SPI_APPS_CLK … #define GCC_BLSP1_QUP3_I2C_APPS_CLK … #define GCC_BLSP1_QUP3_SPI_APPS_CLK … #define GCC_BLSP1_QUP4_I2C_APPS_CLK … #define GCC_BLSP1_QUP4_SPI_APPS_CLK … #define GCC_BLSP1_QUP5_I2C_APPS_CLK … #define GCC_BLSP1_QUP5_SPI_APPS_CLK … #define GCC_BLSP1_QUP6_I2C_APPS_CLK … #define GCC_BLSP1_QUP6_SPI_APPS_CLK … #define GCC_BLSP1_UART1_APPS_CLK … #define GCC_BLSP1_UART2_APPS_CLK … #define GCC_BLSP1_UART3_APPS_CLK … #define GCC_BLSP1_UART4_APPS_CLK … #define GCC_BLSP1_UART5_APPS_CLK … #define GCC_BLSP1_UART6_APPS_CLK … #define GCC_PRNG_AHB_CLK … #define GCC_QPIC_AHB_CLK … #define GCC_QPIC_CLK … #define PCNOC_BFDCD_CLK_SRC … #define GPLL2_MAIN … #define GPLL2 … #define GPLL4_MAIN … #define GPLL4 … #define GPLL6_MAIN … #define GPLL6 … #define UBI32_PLL_MAIN … #define UBI32_PLL … #define NSS_CRYPTO_PLL_MAIN … #define NSS_CRYPTO_PLL … #define PCIE0_AXI_CLK_SRC … #define PCIE0_AUX_CLK_SRC … #define PCIE0_PIPE_CLK_SRC … #define PCIE1_AXI_CLK_SRC … #define PCIE1_AUX_CLK_SRC … #define PCIE1_PIPE_CLK_SRC … #define SDCC1_APPS_CLK_SRC … #define SDCC1_ICE_CORE_CLK_SRC … #define SDCC2_APPS_CLK_SRC … #define USB0_MASTER_CLK_SRC … #define USB0_AUX_CLK_SRC … #define USB0_MOCK_UTMI_CLK_SRC … #define USB0_PIPE_CLK_SRC … #define USB1_MASTER_CLK_SRC … #define USB1_AUX_CLK_SRC … #define USB1_MOCK_UTMI_CLK_SRC … #define USB1_PIPE_CLK_SRC … #define GCC_XO_CLK_SRC … #define SYSTEM_NOC_BFDCD_CLK_SRC … #define NSS_CE_CLK_SRC … #define NSS_NOC_BFDCD_CLK_SRC … #define NSS_CRYPTO_CLK_SRC … #define NSS_UBI0_CLK_SRC … #define NSS_UBI0_DIV_CLK_SRC … #define NSS_UBI1_CLK_SRC … #define NSS_UBI1_DIV_CLK_SRC … #define UBI_MPT_CLK_SRC … #define NSS_IMEM_CLK_SRC … #define NSS_PPE_CLK_SRC … #define NSS_PORT1_RX_CLK_SRC … #define NSS_PORT1_RX_DIV_CLK_SRC … #define NSS_PORT1_TX_CLK_SRC … #define NSS_PORT1_TX_DIV_CLK_SRC … #define NSS_PORT2_RX_CLK_SRC … #define NSS_PORT2_RX_DIV_CLK_SRC … #define NSS_PORT2_TX_CLK_SRC … #define NSS_PORT2_TX_DIV_CLK_SRC … #define NSS_PORT3_RX_CLK_SRC … #define NSS_PORT3_RX_DIV_CLK_SRC … #define NSS_PORT3_TX_CLK_SRC … #define NSS_PORT3_TX_DIV_CLK_SRC … #define NSS_PORT4_RX_CLK_SRC … #define NSS_PORT4_RX_DIV_CLK_SRC … #define NSS_PORT4_TX_CLK_SRC … #define NSS_PORT4_TX_DIV_CLK_SRC … #define NSS_PORT5_RX_CLK_SRC … #define NSS_PORT5_RX_DIV_CLK_SRC … #define NSS_PORT5_TX_CLK_SRC … #define NSS_PORT5_TX_DIV_CLK_SRC … #define NSS_PORT6_RX_CLK_SRC … #define NSS_PORT6_RX_DIV_CLK_SRC … #define NSS_PORT6_TX_CLK_SRC … #define NSS_PORT6_TX_DIV_CLK_SRC … #define CRYPTO_CLK_SRC … #define GP1_CLK_SRC … #define GP2_CLK_SRC … #define GP3_CLK_SRC … #define GCC_PCIE0_AHB_CLK … #define GCC_PCIE0_AUX_CLK … #define GCC_PCIE0_AXI_M_CLK … #define GCC_PCIE0_AXI_S_CLK … #define GCC_PCIE0_PIPE_CLK … #define GCC_SYS_NOC_PCIE0_AXI_CLK … #define GCC_PCIE1_AHB_CLK … #define GCC_PCIE1_AUX_CLK … #define GCC_PCIE1_AXI_M_CLK … #define GCC_PCIE1_AXI_S_CLK … #define GCC_PCIE1_PIPE_CLK … #define GCC_SYS_NOC_PCIE1_AXI_CLK … #define GCC_USB0_AUX_CLK … #define GCC_SYS_NOC_USB0_AXI_CLK … #define GCC_USB0_MASTER_CLK … #define GCC_USB0_MOCK_UTMI_CLK … #define GCC_USB0_PHY_CFG_AHB_CLK … #define GCC_USB0_PIPE_CLK … #define GCC_USB0_SLEEP_CLK … #define GCC_USB1_AUX_CLK … #define GCC_SYS_NOC_USB1_AXI_CLK … #define GCC_USB1_MASTER_CLK … #define GCC_USB1_MOCK_UTMI_CLK … #define GCC_USB1_PHY_CFG_AHB_CLK … #define GCC_USB1_PIPE_CLK … #define GCC_USB1_SLEEP_CLK … #define GCC_SDCC1_AHB_CLK … #define GCC_SDCC1_APPS_CLK … #define GCC_SDCC1_ICE_CORE_CLK … #define GCC_SDCC2_AHB_CLK … #define GCC_SDCC2_APPS_CLK … #define GCC_MEM_NOC_NSS_AXI_CLK … #define GCC_NSS_CE_APB_CLK … #define GCC_NSS_CE_AXI_CLK … #define GCC_NSS_CFG_CLK … #define GCC_NSS_CRYPTO_CLK … #define GCC_NSS_CSR_CLK … #define GCC_NSS_EDMA_CFG_CLK … #define GCC_NSS_EDMA_CLK … #define GCC_NSS_IMEM_CLK … #define GCC_NSS_NOC_CLK … #define GCC_NSS_PPE_BTQ_CLK … #define GCC_NSS_PPE_CFG_CLK … #define GCC_NSS_PPE_CLK … #define GCC_NSS_PPE_IPE_CLK … #define GCC_NSS_PTP_REF_CLK … #define GCC_NSSNOC_CE_APB_CLK … #define GCC_NSSNOC_CE_AXI_CLK … #define GCC_NSSNOC_CRYPTO_CLK … #define GCC_NSSNOC_PPE_CFG_CLK … #define GCC_NSSNOC_PPE_CLK … #define GCC_NSSNOC_QOSGEN_REF_CLK … #define GCC_NSSNOC_SNOC_CLK … #define GCC_NSSNOC_TIMEOUT_REF_CLK … #define GCC_NSSNOC_UBI0_AHB_CLK … #define GCC_NSSNOC_UBI1_AHB_CLK … #define GCC_UBI0_AHB_CLK … #define GCC_UBI0_AXI_CLK … #define GCC_UBI0_NC_AXI_CLK … #define GCC_UBI0_CORE_CLK … #define GCC_UBI0_MPT_CLK … #define GCC_UBI1_AHB_CLK … #define GCC_UBI1_AXI_CLK … #define GCC_UBI1_NC_AXI_CLK … #define GCC_UBI1_CORE_CLK … #define GCC_UBI1_MPT_CLK … #define GCC_CMN_12GPLL_AHB_CLK … #define GCC_CMN_12GPLL_SYS_CLK … #define GCC_MDIO_AHB_CLK … #define GCC_UNIPHY0_AHB_CLK … #define GCC_UNIPHY0_SYS_CLK … #define GCC_UNIPHY1_AHB_CLK … #define GCC_UNIPHY1_SYS_CLK … #define GCC_UNIPHY2_AHB_CLK … #define GCC_UNIPHY2_SYS_CLK … #define GCC_NSS_PORT1_RX_CLK … #define GCC_NSS_PORT1_TX_CLK … #define GCC_NSS_PORT2_RX_CLK … #define GCC_NSS_PORT2_TX_CLK … #define GCC_NSS_PORT3_RX_CLK … #define GCC_NSS_PORT3_TX_CLK … #define GCC_NSS_PORT4_RX_CLK … #define GCC_NSS_PORT4_TX_CLK … #define GCC_NSS_PORT5_RX_CLK … #define GCC_NSS_PORT5_TX_CLK … #define GCC_NSS_PORT6_RX_CLK … #define GCC_NSS_PORT6_TX_CLK … #define GCC_PORT1_MAC_CLK … #define GCC_PORT2_MAC_CLK … #define GCC_PORT3_MAC_CLK … #define GCC_PORT4_MAC_CLK … #define GCC_PORT5_MAC_CLK … #define GCC_PORT6_MAC_CLK … #define GCC_UNIPHY0_PORT1_RX_CLK … #define GCC_UNIPHY0_PORT1_TX_CLK … #define GCC_UNIPHY0_PORT2_RX_CLK … #define GCC_UNIPHY0_PORT2_TX_CLK … #define GCC_UNIPHY0_PORT3_RX_CLK … #define GCC_UNIPHY0_PORT3_TX_CLK … #define GCC_UNIPHY0_PORT4_RX_CLK … #define GCC_UNIPHY0_PORT4_TX_CLK … #define GCC_UNIPHY0_PORT5_RX_CLK … #define GCC_UNIPHY0_PORT5_TX_CLK … #define GCC_UNIPHY1_PORT5_RX_CLK … #define GCC_UNIPHY1_PORT5_TX_CLK … #define GCC_UNIPHY2_PORT6_RX_CLK … #define GCC_UNIPHY2_PORT6_TX_CLK … #define GCC_CRYPTO_AHB_CLK … #define GCC_CRYPTO_AXI_CLK … #define GCC_CRYPTO_CLK … #define GCC_GP1_CLK … #define GCC_GP2_CLK … #define GCC_GP3_CLK … #define GCC_PCIE0_AXI_S_BRIDGE_CLK … #define GCC_PCIE0_RCHNG_CLK_SRC … #define GCC_PCIE0_RCHNG_CLK … #define GCC_CRYPTO_PPE_CLK … #define GCC_BLSP1_BCR … #define GCC_BLSP1_QUP1_BCR … #define GCC_BLSP1_UART1_BCR … #define GCC_BLSP1_QUP2_BCR … #define GCC_BLSP1_UART2_BCR … #define GCC_BLSP1_QUP3_BCR … #define GCC_BLSP1_UART3_BCR … #define GCC_BLSP1_QUP4_BCR … #define GCC_BLSP1_UART4_BCR … #define GCC_BLSP1_QUP5_BCR … #define GCC_BLSP1_UART5_BCR … #define GCC_BLSP1_QUP6_BCR … #define GCC_BLSP1_UART6_BCR … #define GCC_IMEM_BCR … #define GCC_SMMU_BCR … #define GCC_APSS_TCU_BCR … #define GCC_SMMU_XPU_BCR … #define GCC_PCNOC_TBU_BCR … #define GCC_SMMU_CFG_BCR … #define GCC_PRNG_BCR … #define GCC_BOOT_ROM_BCR … #define GCC_CRYPTO_BCR … #define GCC_WCSS_BCR … #define GCC_WCSS_Q6_BCR … #define GCC_NSS_BCR … #define GCC_SEC_CTRL_BCR … #define GCC_ADSS_BCR … #define GCC_DDRSS_BCR … #define GCC_SYSTEM_NOC_BCR … #define GCC_PCNOC_BCR … #define GCC_TCSR_BCR … #define GCC_QDSS_BCR … #define GCC_DCD_BCR … #define GCC_MSG_RAM_BCR … #define GCC_MPM_BCR … #define GCC_SPMI_BCR … #define GCC_SPDM_BCR … #define GCC_RBCPR_BCR … #define GCC_RBCPR_MX_BCR … #define GCC_TLMM_BCR … #define GCC_RBCPR_WCSS_BCR … #define GCC_USB0_PHY_BCR … #define GCC_USB3PHY_0_PHY_BCR … #define GCC_USB0_BCR … #define GCC_USB1_PHY_BCR … #define GCC_USB3PHY_1_PHY_BCR … #define GCC_USB1_BCR … #define GCC_QUSB2_0_PHY_BCR … #define GCC_QUSB2_1_PHY_BCR … #define GCC_SDCC1_BCR … #define GCC_SDCC2_BCR … #define GCC_SNOC_BUS_TIMEOUT0_BCR … #define GCC_SNOC_BUS_TIMEOUT2_BCR … #define GCC_SNOC_BUS_TIMEOUT3_BCR … #define GCC_PCNOC_BUS_TIMEOUT0_BCR … #define GCC_PCNOC_BUS_TIMEOUT1_BCR … #define GCC_PCNOC_BUS_TIMEOUT2_BCR … #define GCC_PCNOC_BUS_TIMEOUT3_BCR … #define GCC_PCNOC_BUS_TIMEOUT4_BCR … #define GCC_PCNOC_BUS_TIMEOUT5_BCR … #define GCC_PCNOC_BUS_TIMEOUT6_BCR … #define GCC_PCNOC_BUS_TIMEOUT7_BCR … #define GCC_PCNOC_BUS_TIMEOUT8_BCR … #define GCC_PCNOC_BUS_TIMEOUT9_BCR … #define GCC_UNIPHY0_BCR … #define GCC_UNIPHY1_BCR … #define GCC_UNIPHY2_BCR … #define GCC_CMN_12GPLL_BCR … #define GCC_QPIC_BCR … #define GCC_MDIO_BCR … #define GCC_PCIE1_TBU_BCR … #define GCC_WCSS_CORE_TBU_BCR … #define GCC_WCSS_Q6_TBU_BCR … #define GCC_USB0_TBU_BCR … #define GCC_USB1_TBU_BCR … #define GCC_PCIE0_TBU_BCR … #define GCC_NSS_NOC_TBU_BCR … #define GCC_PCIE0_BCR … #define GCC_PCIE0_PHY_BCR … #define GCC_PCIE0PHY_PHY_BCR … #define GCC_PCIE0_LINK_DOWN_BCR … #define GCC_PCIE1_BCR … #define GCC_PCIE1_PHY_BCR … #define GCC_PCIE1PHY_PHY_BCR … #define GCC_PCIE1_LINK_DOWN_BCR … #define GCC_DCC_BCR … #define GCC_APC0_VOLTAGE_DROOP_DETECTOR_BCR … #define GCC_APC1_VOLTAGE_DROOP_DETECTOR_BCR … #define GCC_SMMU_CATS_BCR … #define GCC_UBI0_AXI_ARES … #define GCC_UBI0_AHB_ARES … #define GCC_UBI0_NC_AXI_ARES … #define GCC_UBI0_DBG_ARES … #define GCC_UBI0_CORE_CLAMP_ENABLE … #define GCC_UBI0_CLKRST_CLAMP_ENABLE … #define GCC_UBI1_AXI_ARES … #define GCC_UBI1_AHB_ARES … #define GCC_UBI1_NC_AXI_ARES … #define GCC_UBI1_DBG_ARES … #define GCC_UBI1_CORE_CLAMP_ENABLE … #define GCC_UBI1_CLKRST_CLAMP_ENABLE … #define GCC_NSS_CFG_ARES … #define GCC_NSS_IMEM_ARES … #define GCC_NSS_NOC_ARES … #define GCC_NSS_CRYPTO_ARES … #define GCC_NSS_CSR_ARES … #define GCC_NSS_CE_APB_ARES … #define GCC_NSS_CE_AXI_ARES … #define GCC_NSSNOC_CE_APB_ARES … #define GCC_NSSNOC_CE_AXI_ARES … #define GCC_NSSNOC_UBI0_AHB_ARES … #define GCC_NSSNOC_UBI1_AHB_ARES … #define GCC_NSSNOC_SNOC_ARES … #define GCC_NSSNOC_CRYPTO_ARES … #define GCC_NSSNOC_ATB_ARES … #define GCC_NSSNOC_QOSGEN_REF_ARES … #define GCC_NSSNOC_TIMEOUT_REF_ARES … #define GCC_PCIE0_PIPE_ARES … #define GCC_PCIE0_SLEEP_ARES … #define GCC_PCIE0_CORE_STICKY_ARES … #define GCC_PCIE0_AXI_MASTER_ARES … #define GCC_PCIE0_AXI_SLAVE_ARES … #define GCC_PCIE0_AHB_ARES … #define GCC_PCIE0_AXI_MASTER_STICKY_ARES … #define GCC_PCIE1_PIPE_ARES … #define GCC_PCIE1_SLEEP_ARES … #define GCC_PCIE1_CORE_STICKY_ARES … #define GCC_PCIE1_AXI_MASTER_ARES … #define GCC_PCIE1_AXI_SLAVE_ARES … #define GCC_PCIE1_AHB_ARES … #define GCC_PCIE1_AXI_MASTER_STICKY_ARES … #define GCC_PCIE0_AXI_SLAVE_STICKY_ARES … #define GCC_PPE_FULL_RESET … #define GCC_UNIPHY0_SOFT_RESET … #define GCC_UNIPHY0_XPCS_RESET … #define GCC_UNIPHY1_SOFT_RESET … #define GCC_UNIPHY1_XPCS_RESET … #define GCC_UNIPHY2_SOFT_RESET … #define GCC_UNIPHY2_XPCS_RESET … #define GCC_EDMA_HW_RESET … #define GCC_NSSPORT1_RESET … #define GCC_NSSPORT2_RESET … #define GCC_NSSPORT3_RESET … #define GCC_NSSPORT4_RESET … #define GCC_NSSPORT5_RESET … #define GCC_NSSPORT6_RESET … #define USB0_GDSC … #define USB1_GDSC … #endif
Codebase Browser
linux