/* SPDX-License-Identifier: GPL-2.0-only */ /* * Copyright (c) 2013, The Linux Foundation. All rights reserved. * Copyright (c) BayLibre, SAS. * Author : Neil Armstrong <[email protected]> */ #ifndef _DT_BINDINGS_CLK_MDM_GCC_9615_H #define _DT_BINDINGS_CLK_MDM_GCC_9615_H #define AFAB_CLK_SRC … #define AFAB_CORE_CLK … #define SFAB_MSS_Q6_SW_A_CLK … #define SFAB_MSS_Q6_FW_A_CLK … #define QDSS_STM_CLK … #define SCSS_A_CLK … #define SCSS_H_CLK … #define SCSS_XO_SRC_CLK … #define AFAB_EBI1_CH0_A_CLK … #define AFAB_EBI1_CH1_A_CLK … #define AFAB_AXI_S0_FCLK … #define AFAB_AXI_S1_FCLK … #define AFAB_AXI_S2_FCLK … #define AFAB_AXI_S3_FCLK … #define AFAB_AXI_S4_FCLK … #define SFAB_CORE_CLK … #define SFAB_AXI_S0_FCLK … #define SFAB_AXI_S1_FCLK … #define SFAB_AXI_S2_FCLK … #define SFAB_AXI_S3_FCLK … #define SFAB_AXI_S4_FCLK … #define SFAB_AHB_S0_FCLK … #define SFAB_AHB_S1_FCLK … #define SFAB_AHB_S2_FCLK … #define SFAB_AHB_S3_FCLK … #define SFAB_AHB_S4_FCLK … #define SFAB_AHB_S5_FCLK … #define SFAB_AHB_S6_FCLK … #define SFAB_AHB_S7_FCLK … #define QDSS_AT_CLK_SRC … #define QDSS_AT_CLK … #define QDSS_TRACECLKIN_CLK_SRC … #define QDSS_TRACECLKIN_CLK … #define QDSS_TSCTR_CLK_SRC … #define QDSS_TSCTR_CLK … #define SFAB_ADM0_M0_A_CLK … #define SFAB_ADM0_M1_A_CLK … #define SFAB_ADM0_M2_H_CLK … #define ADM0_CLK … #define ADM0_PBUS_CLK … #define MSS_XPU_CLK … #define IMEM0_A_CLK … #define QDSS_H_CLK … #define PCIE_A_CLK … #define PCIE_AUX_CLK … #define PCIE_PHY_REF_CLK … #define PCIE_H_CLK … #define SFAB_CLK_SRC … #define MAHB0_CLK … #define Q6SW_CLK_SRC … #define Q6SW_CLK … #define Q6FW_CLK_SRC … #define Q6FW_CLK … #define SFAB_MSS_M_A_CLK … #define SFAB_USB3_M_A_CLK … #define SFAB_LPASS_Q6_A_CLK … #define SFAB_AFAB_M_A_CLK … #define AFAB_SFAB_M0_A_CLK … #define AFAB_SFAB_M1_A_CLK … #define SFAB_SATA_S_H_CLK … #define DFAB_CLK_SRC … #define DFAB_CLK … #define SFAB_DFAB_M_A_CLK … #define DFAB_SFAB_M_A_CLK … #define DFAB_SWAY0_H_CLK … #define DFAB_SWAY1_H_CLK … #define DFAB_ARB0_H_CLK … #define DFAB_ARB1_H_CLK … #define PPSS_H_CLK … #define PPSS_PROC_CLK … #define PPSS_TIMER0_CLK … #define PPSS_TIMER1_CLK … #define PMEM_A_CLK … #define DMA_BAM_H_CLK … #define SIC_H_CLK … #define SPS_TIC_H_CLK … #define SLIMBUS_H_CLK … #define SLIMBUS_XO_SRC_CLK … #define CFPB_2X_CLK_SRC … #define CFPB_CLK … #define CFPB0_H_CLK … #define CFPB1_H_CLK … #define CFPB2_H_CLK … #define SFAB_CFPB_M_H_CLK … #define CFPB_MASTER_H_CLK … #define SFAB_CFPB_S_H_CLK … #define CFPB_SPLITTER_H_CLK … #define TSIF_H_CLK … #define TSIF_INACTIVITY_TIMERS_CLK … #define TSIF_REF_SRC … #define TSIF_REF_CLK … #define CE1_H_CLK … #define CE1_CORE_CLK … #define CE1_SLEEP_CLK … #define CE2_H_CLK … #define CE2_CORE_CLK … #define SFPB_H_CLK_SRC … #define SFPB_H_CLK … #define SFAB_SFPB_M_H_CLK … #define SFAB_SFPB_S_H_CLK … #define RPM_PROC_CLK … #define RPM_BUS_H_CLK … #define RPM_SLEEP_CLK … #define RPM_TIMER_CLK … #define RPM_MSG_RAM_H_CLK … #define PMIC_ARB0_H_CLK … #define PMIC_ARB1_H_CLK … #define PMIC_SSBI2_SRC … #define PMIC_SSBI2_CLK … #define SDC1_H_CLK … #define SDC2_H_CLK … #define SDC3_H_CLK … #define SDC4_H_CLK … #define SDC5_H_CLK … #define SDC1_SRC … #define SDC2_SRC … #define SDC3_SRC … #define SDC4_SRC … #define SDC5_SRC … #define SDC1_CLK … #define SDC2_CLK … #define SDC3_CLK … #define SDC4_CLK … #define SDC5_CLK … #define DFAB_A2_H_CLK … #define USB_HS1_H_CLK … #define USB_HS1_XCVR_SRC … #define USB_HS1_XCVR_CLK … #define USB_HSIC_H_CLK … #define USB_HSIC_XCVR_FS_SRC … #define USB_HSIC_XCVR_FS_CLK … #define USB_HSIC_SYSTEM_CLK_SRC … #define USB_HSIC_SYSTEM_CLK … #define CFPB0_C0_H_CLK … #define CFPB0_C1_H_CLK … #define CFPB0_D0_H_CLK … #define CFPB0_D1_H_CLK … #define USB_FS1_H_CLK … #define USB_FS1_XCVR_FS_SRC … #define USB_FS1_XCVR_FS_CLK … #define USB_FS1_SYSTEM_CLK … #define USB_FS2_H_CLK … #define USB_FS2_XCVR_FS_SRC … #define USB_FS2_XCVR_FS_CLK … #define USB_FS2_SYSTEM_CLK … #define GSBI_COMMON_SIM_SRC … #define GSBI1_H_CLK … #define GSBI2_H_CLK … #define GSBI3_H_CLK … #define GSBI4_H_CLK … #define GSBI5_H_CLK … #define GSBI6_H_CLK … #define GSBI7_H_CLK … #define GSBI8_H_CLK … #define GSBI9_H_CLK … #define GSBI10_H_CLK … #define GSBI11_H_CLK … #define GSBI12_H_CLK … #define GSBI1_UART_SRC … #define GSBI1_UART_CLK … #define GSBI2_UART_SRC … #define GSBI2_UART_CLK … #define GSBI3_UART_SRC … #define GSBI3_UART_CLK … #define GSBI4_UART_SRC … #define GSBI4_UART_CLK … #define GSBI5_UART_SRC … #define GSBI5_UART_CLK … #define GSBI6_UART_SRC … #define GSBI6_UART_CLK … #define GSBI7_UART_SRC … #define GSBI7_UART_CLK … #define GSBI8_UART_SRC … #define GSBI8_UART_CLK … #define GSBI9_UART_SRC … #define GSBI9_UART_CLK … #define GSBI10_UART_SRC … #define GSBI10_UART_CLK … #define GSBI11_UART_SRC … #define GSBI11_UART_CLK … #define GSBI12_UART_SRC … #define GSBI12_UART_CLK … #define GSBI1_QUP_SRC … #define GSBI1_QUP_CLK … #define GSBI2_QUP_SRC … #define GSBI2_QUP_CLK … #define GSBI3_QUP_SRC … #define GSBI3_QUP_CLK … #define GSBI4_QUP_SRC … #define GSBI4_QUP_CLK … #define GSBI5_QUP_SRC … #define GSBI5_QUP_CLK … #define GSBI6_QUP_SRC … #define GSBI6_QUP_CLK … #define GSBI7_QUP_SRC … #define GSBI7_QUP_CLK … #define GSBI8_QUP_SRC … #define GSBI8_QUP_CLK … #define GSBI9_QUP_SRC … #define GSBI9_QUP_CLK … #define GSBI10_QUP_SRC … #define GSBI10_QUP_CLK … #define GSBI11_QUP_SRC … #define GSBI11_QUP_CLK … #define GSBI12_QUP_SRC … #define GSBI12_QUP_CLK … #define GSBI1_SIM_CLK … #define GSBI2_SIM_CLK … #define GSBI3_SIM_CLK … #define GSBI4_SIM_CLK … #define GSBI5_SIM_CLK … #define GSBI6_SIM_CLK … #define GSBI7_SIM_CLK … #define GSBI8_SIM_CLK … #define GSBI9_SIM_CLK … #define GSBI10_SIM_CLK … #define GSBI11_SIM_CLK … #define GSBI12_SIM_CLK … #define USB_HSIC_HSIC_CLK_SRC … #define USB_HSIC_HSIC_CLK … #define USB_HSIC_HSIO_CAL_CLK … #define SPDM_CFG_H_CLK … #define SPDM_MSTR_H_CLK … #define SPDM_FF_CLK_SRC … #define SPDM_FF_CLK … #define SEC_CTRL_CLK … #define SEC_CTRL_ACC_CLK_SRC … #define SEC_CTRL_ACC_CLK … #define TLMM_H_CLK … #define TLMM_CLK … #define SFAB_MSS_S_H_CLK … #define MSS_SLP_CLK … #define MSS_Q6SW_JTAG_CLK … #define MSS_Q6FW_JTAG_CLK … #define MSS_S_H_CLK … #define MSS_CXO_SRC_CLK … #define SATA_H_CLK … #define SATA_CLK_SRC … #define SATA_RXOOB_CLK … #define SATA_PMALIVE_CLK … #define SATA_PHY_REF_CLK … #define TSSC_CLK_SRC … #define TSSC_CLK … #define PDM_SRC … #define PDM_CLK … #define GP0_SRC … #define GP0_CLK … #define GP1_SRC … #define GP1_CLK … #define GP2_SRC … #define GP2_CLK … #define MPM_CLK … #define EBI1_CLK_SRC … #define EBI1_CH0_CLK … #define EBI1_CH1_CLK … #define EBI1_2X_CLK … #define EBI1_CH0_DQ_CLK … #define EBI1_CH1_DQ_CLK … #define EBI1_CH0_CA_CLK … #define EBI1_CH1_CA_CLK … #define EBI1_XO_CLK … #define SFAB_SMPSS_S_H_CLK … #define PRNG_SRC … #define PRNG_CLK … #define PXO_SRC … #define LPASS_CXO_CLK … #define LPASS_PXO_CLK … #define SPDM_CY_PORT0_CLK … #define SPDM_CY_PORT1_CLK … #define SPDM_CY_PORT2_CLK … #define SPDM_CY_PORT3_CLK … #define SPDM_CY_PORT4_CLK … #define SPDM_CY_PORT5_CLK … #define SPDM_CY_PORT6_CLK … #define SPDM_CY_PORT7_CLK … #define PLL0 … #define PLL0_VOTE … #define PLL3 … #define PLL3_VOTE … #define PLL4_VOTE … #define PLL5 … #define PLL5_VOTE … #define PLL6 … #define PLL6_VOTE … #define PLL7_VOTE … #define PLL8 … #define PLL8_VOTE … #define PLL9 … #define PLL10 … #define PLL11 … #define PLL12 … #define PLL13 … #define PLL14 … #define PLL14_VOTE … #define USB_HS3_H_CLK … #define USB_HS3_XCVR_SRC … #define USB_HS3_XCVR_CLK … #define USB_HS4_H_CLK … #define USB_HS4_XCVR_SRC … #define USB_HS4_XCVR_CLK … #define SATA_PHY_CFG_CLK … #define SATA_A_CLK … #define CE3_SRC … #define CE3_CORE_CLK … #define CE3_H_CLK … #define USB_HS1_SYSTEM_CLK_SRC … #define USB_HS1_SYSTEM_CLK … #define EBI2_CLK … #define EBI2_AON_CLK … #endif
Codebase Browser
linux