#ifndef ASIC_REG_STLB_REGS_H_
#define ASIC_REG_STLB_REGS_H_
#define mmSTLB_CACHE_INV …
#define mmSTLB_CACHE_INV_BASE_39_8 …
#define mmSTLB_CACHE_INV_BASE_49_40 …
#define mmSTLB_STLB_FEATURE_EN …
#define mmSTLB_STLB_AXI_CACHE …
#define mmSTLB_HOP_CONFIGURATION …
#define mmSTLB_LINK_LIST_LOOKUP_MASK_49_32 …
#define mmSTLB_LINK_LIST_LOOKUP_MASK_31_0 …
#define mmSTLB_LINK_LIST …
#define mmSTLB_INV_ALL_START …
#define mmSTLB_INV_ALL_SET …
#define mmSTLB_INV_PS …
#define mmSTLB_INV_CONSUMER_INDEX …
#define mmSTLB_INV_HIT_COUNT …
#define mmSTLB_INV_SET …
#define mmSTLB_SRAM_INIT …
#define mmSTLB_MEM_CACHE_INVALIDATION …
#define mmSTLB_MEM_CACHE_INV_STATUS …
#define mmSTLB_MEM_CACHE_BASE_38_7 …
#define mmSTLB_MEM_CACHE_BASE_49_39 …
#define mmSTLB_MEM_CACHE_CONFIG …
#define mmSTLB_SET_THRESHOLD_HOP4 …
#define mmSTLB_SET_THRESHOLD_HOP3 …
#define mmSTLB_SET_THRESHOLD_HOP2 …
#define mmSTLB_SET_THRESHOLD_HOP1 …
#define mmSTLB_SET_THRESHOLD_HOP0 …
#define mmSTLB_MULTI_HIT_INTERRUPT_CLR …
#define mmSTLB_MULTI_HIT_INTERRUPT_MASK …
#define mmSTLB_MEM_L0_CACHE_CFG …
#define mmSTLB_MEM_READ_ARPROT …
#endif