/* SPDX-License-Identifier: GPL-2.0 * * Copyright 2016-2018 HabanaLabs, Ltd. * All Rights Reserved. * */ /************************************ ** This is an auto-generated file ** ** DO NOT EDIT BELOW ** ************************************/ #ifndef ASIC_REG_PCIE_WRAP_REGS_H_ #define ASIC_REG_PCIE_WRAP_REGS_H_ /* ***************************************** * PCIE_WRAP (Prototype: PCIE_WRAP) ***************************************** */ #define mmPCIE_WRAP_PHY_RST_N … #define mmPCIE_WRAP_OUTSTAND_TRANS … #define mmPCIE_WRAP_MASK_REQ … #define mmPCIE_WRAP_IND_AWADDR_L … #define mmPCIE_WRAP_IND_AWADDR_H … #define mmPCIE_WRAP_IND_AWLEN … #define mmPCIE_WRAP_IND_AWSIZE … #define mmPCIE_WRAP_IND_AWBURST … #define mmPCIE_WRAP_IND_AWLOCK … #define mmPCIE_WRAP_IND_AWCACHE … #define mmPCIE_WRAP_IND_AWPROT … #define mmPCIE_WRAP_IND_AWVALID … #define mmPCIE_WRAP_IND_WDATA_0 … #define mmPCIE_WRAP_IND_WDATA_1 … #define mmPCIE_WRAP_IND_WDATA_2 … #define mmPCIE_WRAP_IND_WDATA_3 … #define mmPCIE_WRAP_IND_WSTRB … #define mmPCIE_WRAP_IND_WLAST … #define mmPCIE_WRAP_IND_WVALID … #define mmPCIE_WRAP_IND_BRESP … #define mmPCIE_WRAP_IND_BVALID … #define mmPCIE_WRAP_IND_ARADDR_0 … #define mmPCIE_WRAP_IND_ARADDR_1 … #define mmPCIE_WRAP_IND_ARLEN … #define mmPCIE_WRAP_IND_ARSIZE … #define mmPCIE_WRAP_IND_ARBURST … #define mmPCIE_WRAP_IND_ARLOCK … #define mmPCIE_WRAP_IND_ARCACHE … #define mmPCIE_WRAP_IND_ARPROT … #define mmPCIE_WRAP_IND_ARVALID … #define mmPCIE_WRAP_IND_RDATA_0 … #define mmPCIE_WRAP_IND_RDATA_1 … #define mmPCIE_WRAP_IND_RDATA_2 … #define mmPCIE_WRAP_IND_RDATA_3 … #define mmPCIE_WRAP_IND_RLAST … #define mmPCIE_WRAP_IND_RRESP … #define mmPCIE_WRAP_IND_RVALID … #define mmPCIE_WRAP_IND_AWMISC_INFO … #define mmPCIE_WRAP_IND_AWMISC_INFO_HDR_34DW_0 … #define mmPCIE_WRAP_IND_AWMISC_INFO_HDR_34DW_1 … #define mmPCIE_WRAP_IND_AWMISC_INFO_P_TAG … #define mmPCIE_WRAP_IND_AWMISC_INFO_ATU_BYPAS … #define mmPCIE_WRAP_IND_AWMISC_INFO_FUNC_NUM … #define mmPCIE_WRAP_IND_AWMISC_INFO_VFUNC_ACT … #define mmPCIE_WRAP_IND_AWMISC_INFO_VFUNC_NUM … #define mmPCIE_WRAP_IND_AWMISC_INFO_TLPPRFX … #define mmPCIE_WRAP_IND_ARMISC_INFO … #define mmPCIE_WRAP_IND_ARMISC_INFO_TLPPRFX … #define mmPCIE_WRAP_IND_ARMISC_INFO_ATU_BYP … #define mmPCIE_WRAP_IND_ARMISC_INFO_FUNC_NUM … #define mmPCIE_WRAP_IND_ARMISC_INFO_VFUNC_ACT … #define mmPCIE_WRAP_IND_ARMISC_INFO_VFUNC_NUM … #define mmPCIE_WRAP_SLV_AWMISC_INFO … #define mmPCIE_WRAP_SLV_AWMISC_INFO_HDR_34DW_0 … #define mmPCIE_WRAP_SLV_AWMISC_INFO_HDR_34DW_1 … #define mmPCIE_WRAP_SLV_AWMISC_INFO_P_TAG … #define mmPCIE_WRAP_SLV_AWMISC_INFO_ATU_BYPAS … #define mmPCIE_WRAP_SLV_AWMISC_INFO_FUNC_NUM … #define mmPCIE_WRAP_SLV_AWMISC_INFO_VFUNC_ACT … #define mmPCIE_WRAP_SLV_AWMISC_INFO_VFUNC_NUM … #define mmPCIE_WRAP_SLV_AWMISC_INFO_TLPPRFX … #define mmPCIE_WRAP_SLV_ARMISC_INFO … #define mmPCIE_WRAP_SLV_ARMISC_INFO_TLPPRFX … #define mmPCIE_WRAP_SLV_ARMISC_INFO_ATU_BYP … #define mmPCIE_WRAP_SLV_ARMISC_INFO_FUNC_NUM … #define mmPCIE_WRAP_SLV_ARMISC_INFO_VFUNC_ACT … #define mmPCIE_WRAP_SLV_ARMISC_INFO_VFUNC_NUM … #define mmPCIE_WRAP_MAX_QID … #define mmPCIE_WRAP_DB_BASE_ADDR_L_0 … #define mmPCIE_WRAP_DB_BASE_ADDR_L_1 … #define mmPCIE_WRAP_DB_BASE_ADDR_L_2 … #define mmPCIE_WRAP_DB_BASE_ADDR_L_3 … #define mmPCIE_WRAP_DB_BASE_ADDR_H_0 … #define mmPCIE_WRAP_DB_BASE_ADDR_H_1 … #define mmPCIE_WRAP_DB_BASE_ADDR_H_2 … #define mmPCIE_WRAP_DB_BASE_ADDR_H_3 … #define mmPCIE_WRAP_DB_MASK … #define mmPCIE_WRAP_SQ_BASE_ADDR_H … #define mmPCIE_WRAP_SQ_BASE_ADDR_L … #define mmPCIE_WRAP_SQ_STRIDE_ACCRESS … #define mmPCIE_WRAP_SQ_POP_CMD … #define mmPCIE_WRAP_SQ_POP_DATA … #define mmPCIE_WRAP_DB_INTR_0 … #define mmPCIE_WRAP_DB_INTR_1 … #define mmPCIE_WRAP_DB_INTR_2 … #define mmPCIE_WRAP_DB_INTR_3 … #define mmPCIE_WRAP_DB_INTR_4 … #define mmPCIE_WRAP_DB_INTR_5 … #define mmPCIE_WRAP_DB_INTR_6 … #define mmPCIE_WRAP_DB_INTR_7 … #define mmPCIE_WRAP_MMU_BYPASS_DMA … #define mmPCIE_WRAP_MMU_BYPASS_NON_DMA … #define mmPCIE_WRAP_ASID_NON_DMA … #define mmPCIE_WRAP_ASID_DMA_0 … #define mmPCIE_WRAP_ASID_DMA_1 … #define mmPCIE_WRAP_ASID_DMA_2 … #define mmPCIE_WRAP_ASID_DMA_3 … #define mmPCIE_WRAP_ASID_DMA_4 … #define mmPCIE_WRAP_ASID_DMA_5 … #define mmPCIE_WRAP_ASID_DMA_6 … #define mmPCIE_WRAP_ASID_DMA_7 … #define mmPCIE_WRAP_CPU_HOT_RST … #define mmPCIE_WRAP_AXI_PROT_OVR … #define mmPCIE_WRAP_CACHE_OVR … #define mmPCIE_WRAP_LOCK_OVR … #define mmPCIE_WRAP_PROT_OVR … #define mmPCIE_WRAP_ARUSER_OVR … #define mmPCIE_WRAP_AWUSER_OVR … #define mmPCIE_WRAP_ARUSER_OVR_EN … #define mmPCIE_WRAP_AWUSER_OVR_EN … #define mmPCIE_WRAP_MAX_OUTSTAND … #define mmPCIE_WRAP_MST_IN … #define mmPCIE_WRAP_RSP_OK … #define mmPCIE_WRAP_LBW_CACHE_OVR … #define mmPCIE_WRAP_LBW_LOCK_OVR … #define mmPCIE_WRAP_LBW_PROT_OVR … #define mmPCIE_WRAP_LBW_ARUSER_OVR … #define mmPCIE_WRAP_LBW_AWUSER_OVR … #define mmPCIE_WRAP_LBW_ARUSER_OVR_EN … #define mmPCIE_WRAP_LBW_AWUSER_OVR_EN … #define mmPCIE_WRAP_LBW_MAX_OUTSTAND … #define mmPCIE_WRAP_LBW_MST_IN … #define mmPCIE_WRAP_LBW_RSP_OK … #define mmPCIE_WRAP_QUEUE_INIT … #define mmPCIE_WRAP_AXI_SPLIT_INTR_0 … #define mmPCIE_WRAP_AXI_SPLIT_INTR_1 … #define mmPCIE_WRAP_DB_AWUSER … #define mmPCIE_WRAP_DB_ARUSER … #define mmPCIE_WRAP_PCIE_AWUSER … #define mmPCIE_WRAP_PCIE_ARUSER … #define mmPCIE_WRAP_PSOC_AWUSER … #define mmPCIE_WRAP_PSOC_ARUSER … #define mmPCIE_WRAP_SCH_Q_AWUSER … #define mmPCIE_WRAP_SCH_Q_ARUSER … #define mmPCIE_WRAP_PSOC2PCI_AWUSER … #define mmPCIE_WRAP_PSOC2PCI_ARUSER … #define mmPCIE_WRAP_DRAIN_TIMEOUT … #define mmPCIE_WRAP_DRAIN_CFG … #define mmPCIE_WRAP_DB_AXI_ERR … #define mmPCIE_WRAP_SPMU_INTR … #define mmPCIE_WRAP_AXI_INTR … #define mmPCIE_WRAP_E2E_CTRL … #endif /* ASIC_REG_PCIE_WRAP_REGS_H_ */
Codebase Browser
linux