/* SPDX-License-Identifier: GPL-2.0 * * Copyright 2016-2018 HabanaLabs, Ltd. * All Rights Reserved. * */ /************************************ ** This is an auto-generated file ** ** DO NOT EDIT BELOW ** ************************************/ #ifndef ASIC_REG_PCI_NRTR_REGS_H_ #define ASIC_REG_PCI_NRTR_REGS_H_ /* ***************************************** * PCI_NRTR (Prototype: IF_NRTR) ***************************************** */ #define mmPCI_NRTR_HBW_MAX_CRED … #define mmPCI_NRTR_LBW_MAX_CRED … #define mmPCI_NRTR_DBG_E_ARB … #define mmPCI_NRTR_DBG_W_ARB … #define mmPCI_NRTR_DBG_N_ARB … #define mmPCI_NRTR_DBG_S_ARB … #define mmPCI_NRTR_DBG_L_ARB … #define mmPCI_NRTR_DBG_E_ARB_MAX … #define mmPCI_NRTR_DBG_W_ARB_MAX … #define mmPCI_NRTR_DBG_N_ARB_MAX … #define mmPCI_NRTR_DBG_S_ARB_MAX … #define mmPCI_NRTR_DBG_L_ARB_MAX … #define mmPCI_NRTR_SPLIT_COEF_0 … #define mmPCI_NRTR_SPLIT_COEF_1 … #define mmPCI_NRTR_SPLIT_COEF_2 … #define mmPCI_NRTR_SPLIT_COEF_3 … #define mmPCI_NRTR_SPLIT_COEF_4 … #define mmPCI_NRTR_SPLIT_COEF_5 … #define mmPCI_NRTR_SPLIT_COEF_6 … #define mmPCI_NRTR_SPLIT_COEF_7 … #define mmPCI_NRTR_SPLIT_COEF_8 … #define mmPCI_NRTR_SPLIT_COEF_9 … #define mmPCI_NRTR_SPLIT_CFG … #define mmPCI_NRTR_SPLIT_RD_SAT … #define mmPCI_NRTR_SPLIT_RD_RST_TOKEN … #define mmPCI_NRTR_SPLIT_RD_TIMEOUT_0 … #define mmPCI_NRTR_SPLIT_RD_TIMEOUT_1 … #define mmPCI_NRTR_SPLIT_WR_SAT … #define mmPCI_NRTR_WPLIT_WR_TST_TOLEN … #define mmPCI_NRTR_SPLIT_WR_TIMEOUT_0 … #define mmPCI_NRTR_SPLIT_WR_TIMEOUT_1 … #define mmPCI_NRTR_HBW_RANGE_HIT … #define mmPCI_NRTR_HBW_RANGE_MASK_L_0 … #define mmPCI_NRTR_HBW_RANGE_MASK_L_1 … #define mmPCI_NRTR_HBW_RANGE_MASK_L_2 … #define mmPCI_NRTR_HBW_RANGE_MASK_L_3 … #define mmPCI_NRTR_HBW_RANGE_MASK_L_4 … #define mmPCI_NRTR_HBW_RANGE_MASK_L_5 … #define mmPCI_NRTR_HBW_RANGE_MASK_L_6 … #define mmPCI_NRTR_HBW_RANGE_MASK_L_7 … #define mmPCI_NRTR_HBW_RANGE_MASK_H_0 … #define mmPCI_NRTR_HBW_RANGE_MASK_H_1 … #define mmPCI_NRTR_HBW_RANGE_MASK_H_2 … #define mmPCI_NRTR_HBW_RANGE_MASK_H_3 … #define mmPCI_NRTR_HBW_RANGE_MASK_H_4 … #define mmPCI_NRTR_HBW_RANGE_MASK_H_5 … #define mmPCI_NRTR_HBW_RANGE_MASK_H_6 … #define mmPCI_NRTR_HBW_RANGE_MASK_H_7 … #define mmPCI_NRTR_HBW_RANGE_BASE_L_0 … #define mmPCI_NRTR_HBW_RANGE_BASE_L_1 … #define mmPCI_NRTR_HBW_RANGE_BASE_L_2 … #define mmPCI_NRTR_HBW_RANGE_BASE_L_3 … #define mmPCI_NRTR_HBW_RANGE_BASE_L_4 … #define mmPCI_NRTR_HBW_RANGE_BASE_L_5 … #define mmPCI_NRTR_HBW_RANGE_BASE_L_6 … #define mmPCI_NRTR_HBW_RANGE_BASE_L_7 … #define mmPCI_NRTR_HBW_RANGE_BASE_H_0 … #define mmPCI_NRTR_HBW_RANGE_BASE_H_1 … #define mmPCI_NRTR_HBW_RANGE_BASE_H_2 … #define mmPCI_NRTR_HBW_RANGE_BASE_H_3 … #define mmPCI_NRTR_HBW_RANGE_BASE_H_4 … #define mmPCI_NRTR_HBW_RANGE_BASE_H_5 … #define mmPCI_NRTR_HBW_RANGE_BASE_H_6 … #define mmPCI_NRTR_HBW_RANGE_BASE_H_7 … #define mmPCI_NRTR_LBW_RANGE_HIT … #define mmPCI_NRTR_LBW_RANGE_MASK_0 … #define mmPCI_NRTR_LBW_RANGE_MASK_1 … #define mmPCI_NRTR_LBW_RANGE_MASK_2 … #define mmPCI_NRTR_LBW_RANGE_MASK_3 … #define mmPCI_NRTR_LBW_RANGE_MASK_4 … #define mmPCI_NRTR_LBW_RANGE_MASK_5 … #define mmPCI_NRTR_LBW_RANGE_MASK_6 … #define mmPCI_NRTR_LBW_RANGE_MASK_7 … #define mmPCI_NRTR_LBW_RANGE_MASK_8 … #define mmPCI_NRTR_LBW_RANGE_MASK_9 … #define mmPCI_NRTR_LBW_RANGE_MASK_10 … #define mmPCI_NRTR_LBW_RANGE_MASK_11 … #define mmPCI_NRTR_LBW_RANGE_MASK_12 … #define mmPCI_NRTR_LBW_RANGE_MASK_13 … #define mmPCI_NRTR_LBW_RANGE_MASK_14 … #define mmPCI_NRTR_LBW_RANGE_MASK_15 … #define mmPCI_NRTR_LBW_RANGE_BASE_0 … #define mmPCI_NRTR_LBW_RANGE_BASE_1 … #define mmPCI_NRTR_LBW_RANGE_BASE_2 … #define mmPCI_NRTR_LBW_RANGE_BASE_3 … #define mmPCI_NRTR_LBW_RANGE_BASE_4 … #define mmPCI_NRTR_LBW_RANGE_BASE_5 … #define mmPCI_NRTR_LBW_RANGE_BASE_6 … #define mmPCI_NRTR_LBW_RANGE_BASE_7 … #define mmPCI_NRTR_LBW_RANGE_BASE_8 … #define mmPCI_NRTR_LBW_RANGE_BASE_9 … #define mmPCI_NRTR_LBW_RANGE_BASE_10 … #define mmPCI_NRTR_LBW_RANGE_BASE_11 … #define mmPCI_NRTR_LBW_RANGE_BASE_12 … #define mmPCI_NRTR_LBW_RANGE_BASE_13 … #define mmPCI_NRTR_LBW_RANGE_BASE_14 … #define mmPCI_NRTR_LBW_RANGE_BASE_15 … #define mmPCI_NRTR_RGLTR … #define mmPCI_NRTR_RGLTR_WR_RESULT … #define mmPCI_NRTR_RGLTR_RD_RESULT … #define mmPCI_NRTR_SCRAMB_EN … #define mmPCI_NRTR_NON_LIN_SCRAMB … #endif /* ASIC_REG_PCI_NRTR_REGS_H_ */
Codebase Browser
linux