#ifndef ASIC_REG_SRAM_Y0_X1_RTR_REGS_H_
#define ASIC_REG_SRAM_Y0_X1_RTR_REGS_H_
#define mmSRAM_Y0_X1_RTR_HBW_RD_RQ_E_ARB …
#define mmSRAM_Y0_X1_RTR_HBW_RD_RQ_W_ARB …
#define mmSRAM_Y0_X1_RTR_HBW_RD_RQ_L_ARB …
#define mmSRAM_Y0_X1_RTR_HBW_E_ARB_MAX …
#define mmSRAM_Y0_X1_RTR_HBW_W_ARB_MAX …
#define mmSRAM_Y0_X1_RTR_HBW_L_ARB_MAX …
#define mmSRAM_Y0_X1_RTR_HBW_DATA_E_ARB …
#define mmSRAM_Y0_X1_RTR_HBW_DATA_W_ARB …
#define mmSRAM_Y0_X1_RTR_HBW_DATA_L_ARB …
#define mmSRAM_Y0_X1_RTR_HBW_WR_RS_E_ARB …
#define mmSRAM_Y0_X1_RTR_HBW_WR_RS_W_ARB …
#define mmSRAM_Y0_X1_RTR_HBW_WR_RS_L_ARB …
#define mmSRAM_Y0_X1_RTR_LBW_RD_RQ_E_ARB …
#define mmSRAM_Y0_X1_RTR_LBW_RD_RQ_W_ARB …
#define mmSRAM_Y0_X1_RTR_LBW_RD_RQ_L_ARB …
#define mmSRAM_Y0_X1_RTR_LBW_E_ARB_MAX …
#define mmSRAM_Y0_X1_RTR_LBW_W_ARB_MAX …
#define mmSRAM_Y0_X1_RTR_LBW_L_ARB_MAX …
#define mmSRAM_Y0_X1_RTR_LBW_DATA_E_ARB …
#define mmSRAM_Y0_X1_RTR_LBW_DATA_W_ARB …
#define mmSRAM_Y0_X1_RTR_LBW_DATA_L_ARB …
#define mmSRAM_Y0_X1_RTR_LBW_WR_RS_E_ARB …
#define mmSRAM_Y0_X1_RTR_LBW_WR_RS_W_ARB …
#define mmSRAM_Y0_X1_RTR_LBW_WR_RS_L_ARB …
#define mmSRAM_Y0_X1_RTR_DBG_E_ARB …
#define mmSRAM_Y0_X1_RTR_DBG_W_ARB …
#define mmSRAM_Y0_X1_RTR_DBG_L_ARB …
#define mmSRAM_Y0_X1_RTR_DBG_E_ARB_MAX …
#define mmSRAM_Y0_X1_RTR_DBG_W_ARB_MAX …
#define mmSRAM_Y0_X1_RTR_DBG_L_ARB_MAX …
#endif