#ifndef _DT_BINDINGS_CLK_MSM_GCC_8996_H
#define _DT_BINDINGS_CLK_MSM_GCC_8996_H
#define GPLL0_EARLY …
#define GPLL0 …
#define GPLL1_EARLY …
#define GPLL1 …
#define GPLL2_EARLY …
#define GPLL2 …
#define GPLL3_EARLY …
#define GPLL3 …
#define GPLL4_EARLY …
#define GPLL4 …
#define SYSTEM_NOC_CLK_SRC …
#define CONFIG_NOC_CLK_SRC …
#define PERIPH_NOC_CLK_SRC …
#define MMSS_BIMC_GFX_CLK_SRC …
#define USB30_MASTER_CLK_SRC …
#define USB30_MOCK_UTMI_CLK_SRC …
#define USB3_PHY_AUX_CLK_SRC …
#define USB20_MASTER_CLK_SRC …
#define USB20_MOCK_UTMI_CLK_SRC …
#define SDCC1_APPS_CLK_SRC …
#define SDCC1_ICE_CORE_CLK_SRC …
#define SDCC2_APPS_CLK_SRC …
#define SDCC3_APPS_CLK_SRC …
#define SDCC4_APPS_CLK_SRC …
#define BLSP1_QUP1_SPI_APPS_CLK_SRC …
#define BLSP1_QUP1_I2C_APPS_CLK_SRC …
#define BLSP1_UART1_APPS_CLK_SRC …
#define BLSP1_QUP2_SPI_APPS_CLK_SRC …
#define BLSP1_QUP2_I2C_APPS_CLK_SRC …
#define BLSP1_UART2_APPS_CLK_SRC …
#define BLSP1_QUP3_SPI_APPS_CLK_SRC …
#define BLSP1_QUP3_I2C_APPS_CLK_SRC …
#define BLSP1_UART3_APPS_CLK_SRC …
#define BLSP1_QUP4_SPI_APPS_CLK_SRC …
#define BLSP1_QUP4_I2C_APPS_CLK_SRC …
#define BLSP1_UART4_APPS_CLK_SRC …
#define BLSP1_QUP5_SPI_APPS_CLK_SRC …
#define BLSP1_QUP5_I2C_APPS_CLK_SRC …
#define BLSP1_UART5_APPS_CLK_SRC …
#define BLSP1_QUP6_SPI_APPS_CLK_SRC …
#define BLSP1_QUP6_I2C_APPS_CLK_SRC …
#define BLSP1_UART6_APPS_CLK_SRC …
#define BLSP2_QUP1_SPI_APPS_CLK_SRC …
#define BLSP2_QUP1_I2C_APPS_CLK_SRC …
#define BLSP2_UART1_APPS_CLK_SRC …
#define BLSP2_QUP2_SPI_APPS_CLK_SRC …
#define BLSP2_QUP2_I2C_APPS_CLK_SRC …
#define BLSP2_UART2_APPS_CLK_SRC …
#define BLSP2_QUP3_SPI_APPS_CLK_SRC …
#define BLSP2_QUP3_I2C_APPS_CLK_SRC …
#define BLSP2_UART3_APPS_CLK_SRC …
#define BLSP2_QUP4_SPI_APPS_CLK_SRC …
#define BLSP2_QUP4_I2C_APPS_CLK_SRC …
#define BLSP2_UART4_APPS_CLK_SRC …
#define BLSP2_QUP5_SPI_APPS_CLK_SRC …
#define BLSP2_QUP5_I2C_APPS_CLK_SRC …
#define BLSP2_UART5_APPS_CLK_SRC …
#define BLSP2_QUP6_SPI_APPS_CLK_SRC …
#define BLSP2_QUP6_I2C_APPS_CLK_SRC …
#define BLSP2_UART6_APPS_CLK_SRC …
#define PDM2_CLK_SRC …
#define TSIF_REF_CLK_SRC …
#define CE1_CLK_SRC …
#define GCC_SLEEP_CLK_SRC …
#define BIMC_CLK_SRC …
#define HMSS_AHB_CLK_SRC …
#define BIMC_HMSS_AXI_CLK_SRC …
#define HMSS_RBCPR_CLK_SRC …
#define HMSS_GPLL0_CLK_SRC …
#define GP1_CLK_SRC …
#define GP2_CLK_SRC …
#define GP3_CLK_SRC …
#define PCIE_AUX_CLK_SRC …
#define UFS_AXI_CLK_SRC …
#define UFS_ICE_CORE_CLK_SRC …
#define QSPI_SER_CLK_SRC …
#define GCC_SYS_NOC_AXI_CLK …
#define GCC_SYS_NOC_HMSS_AHB_CLK …
#define GCC_SNOC_CNOC_AHB_CLK …
#define GCC_SNOC_PNOC_AHB_CLK …
#define GCC_SYS_NOC_AT_CLK …
#define GCC_SYS_NOC_USB3_AXI_CLK …
#define GCC_SYS_NOC_UFS_AXI_CLK …
#define GCC_CFG_NOC_AHB_CLK …
#define GCC_PERIPH_NOC_AHB_CLK …
#define GCC_PERIPH_NOC_USB20_AHB_CLK …
#define GCC_TIC_CLK …
#define GCC_IMEM_AXI_CLK …
#define GCC_MMSS_SYS_NOC_AXI_CLK …
#define GCC_MMSS_NOC_CFG_AHB_CLK …
#define GCC_MMSS_BIMC_GFX_CLK …
#define GCC_USB30_MASTER_CLK …
#define GCC_USB30_SLEEP_CLK …
#define GCC_USB30_MOCK_UTMI_CLK …
#define GCC_USB3_PHY_AUX_CLK …
#define GCC_USB3_PHY_PIPE_CLK …
#define GCC_USB20_MASTER_CLK …
#define GCC_USB20_SLEEP_CLK …
#define GCC_USB20_MOCK_UTMI_CLK …
#define GCC_USB_PHY_CFG_AHB2PHY_CLK …
#define GCC_SDCC1_APPS_CLK …
#define GCC_SDCC1_AHB_CLK …
#define GCC_SDCC1_ICE_CORE_CLK …
#define GCC_SDCC2_APPS_CLK …
#define GCC_SDCC2_AHB_CLK …
#define GCC_SDCC3_APPS_CLK …
#define GCC_SDCC3_AHB_CLK …
#define GCC_SDCC4_APPS_CLK …
#define GCC_SDCC4_AHB_CLK …
#define GCC_BLSP1_AHB_CLK …
#define GCC_BLSP1_SLEEP_CLK …
#define GCC_BLSP1_QUP1_SPI_APPS_CLK …
#define GCC_BLSP1_QUP1_I2C_APPS_CLK …
#define GCC_BLSP1_UART1_APPS_CLK …
#define GCC_BLSP1_QUP2_SPI_APPS_CLK …
#define GCC_BLSP1_QUP2_I2C_APPS_CLK …
#define GCC_BLSP1_UART2_APPS_CLK …
#define GCC_BLSP1_QUP3_SPI_APPS_CLK …
#define GCC_BLSP1_QUP3_I2C_APPS_CLK …
#define GCC_BLSP1_UART3_APPS_CLK …
#define GCC_BLSP1_QUP4_SPI_APPS_CLK …
#define GCC_BLSP1_QUP4_I2C_APPS_CLK …
#define GCC_BLSP1_UART4_APPS_CLK …
#define GCC_BLSP1_QUP5_SPI_APPS_CLK …
#define GCC_BLSP1_QUP5_I2C_APPS_CLK …
#define GCC_BLSP1_UART5_APPS_CLK …
#define GCC_BLSP1_QUP6_SPI_APPS_CLK …
#define GCC_BLSP1_QUP6_I2C_APPS_CLK …
#define GCC_BLSP1_UART6_APPS_CLK …
#define GCC_BLSP2_AHB_CLK …
#define GCC_BLSP2_SLEEP_CLK …
#define GCC_BLSP2_QUP1_SPI_APPS_CLK …
#define GCC_BLSP2_QUP1_I2C_APPS_CLK …
#define GCC_BLSP2_UART1_APPS_CLK …
#define GCC_BLSP2_QUP2_SPI_APPS_CLK …
#define GCC_BLSP2_QUP2_I2C_APPS_CLK …
#define GCC_BLSP2_UART2_APPS_CLK …
#define GCC_BLSP2_QUP3_SPI_APPS_CLK …
#define GCC_BLSP2_QUP3_I2C_APPS_CLK …
#define GCC_BLSP2_UART3_APPS_CLK …
#define GCC_BLSP2_QUP4_SPI_APPS_CLK …
#define GCC_BLSP2_QUP4_I2C_APPS_CLK …
#define GCC_BLSP2_UART4_APPS_CLK …
#define GCC_BLSP2_QUP5_SPI_APPS_CLK …
#define GCC_BLSP2_QUP5_I2C_APPS_CLK …
#define GCC_BLSP2_UART5_APPS_CLK …
#define GCC_BLSP2_QUP6_SPI_APPS_CLK …
#define GCC_BLSP2_QUP6_I2C_APPS_CLK …
#define GCC_BLSP2_UART6_APPS_CLK …
#define GCC_PDM_AHB_CLK …
#define GCC_PDM_XO4_CLK …
#define GCC_PDM2_CLK …
#define GCC_PRNG_AHB_CLK …
#define GCC_TSIF_AHB_CLK …
#define GCC_TSIF_REF_CLK …
#define GCC_TSIF_INACTIVITY_TIMERS_CLK …
#define GCC_TCSR_AHB_CLK …
#define GCC_BOOT_ROM_AHB_CLK …
#define GCC_MSG_RAM_AHB_CLK …
#define GCC_TLMM_AHB_CLK …
#define GCC_TLMM_CLK …
#define GCC_MPM_AHB_CLK …
#define GCC_SPMI_SER_CLK …
#define GCC_SPMI_CNOC_AHB_CLK …
#define GCC_CE1_CLK …
#define GCC_CE1_AXI_CLK …
#define GCC_CE1_AHB_CLK …
#define GCC_BIMC_HMSS_AXI_CLK …
#define GCC_BIMC_GFX_CLK …
#define GCC_HMSS_AHB_CLK …
#define GCC_HMSS_SLV_AXI_CLK …
#define GCC_HMSS_MSTR_AXI_CLK …
#define GCC_HMSS_RBCPR_CLK …
#define GCC_GP1_CLK …
#define GCC_GP2_CLK …
#define GCC_GP3_CLK …
#define GCC_PCIE_0_SLV_AXI_CLK …
#define GCC_PCIE_0_MSTR_AXI_CLK …
#define GCC_PCIE_0_CFG_AHB_CLK …
#define GCC_PCIE_0_AUX_CLK …
#define GCC_PCIE_0_PIPE_CLK …
#define GCC_PCIE_1_SLV_AXI_CLK …
#define GCC_PCIE_1_MSTR_AXI_CLK …
#define GCC_PCIE_1_CFG_AHB_CLK …
#define GCC_PCIE_1_AUX_CLK …
#define GCC_PCIE_1_PIPE_CLK …
#define GCC_PCIE_2_SLV_AXI_CLK …
#define GCC_PCIE_2_MSTR_AXI_CLK …
#define GCC_PCIE_2_CFG_AHB_CLK …
#define GCC_PCIE_2_AUX_CLK …
#define GCC_PCIE_2_PIPE_CLK …
#define GCC_PCIE_PHY_CFG_AHB_CLK …
#define GCC_PCIE_PHY_AUX_CLK …
#define GCC_UFS_AXI_CLK …
#define GCC_UFS_AHB_CLK …
#define GCC_UFS_TX_CFG_CLK …
#define GCC_UFS_RX_CFG_CLK …
#define GCC_UFS_TX_SYMBOL_0_CLK …
#define GCC_UFS_RX_SYMBOL_0_CLK …
#define GCC_UFS_RX_SYMBOL_1_CLK …
#define GCC_UFS_UNIPRO_CORE_CLK …
#define GCC_UFS_ICE_CORE_CLK …
#define GCC_UFS_SYS_CLK_CORE_CLK …
#define GCC_UFS_TX_SYMBOL_CLK_CORE_CLK …
#define GCC_AGGRE0_SNOC_AXI_CLK …
#define GCC_AGGRE0_CNOC_AHB_CLK …
#define GCC_SMMU_AGGRE0_AXI_CLK …
#define GCC_SMMU_AGGRE0_AHB_CLK …
#define GCC_AGGRE1_PNOC_AHB_CLK …
#define GCC_AGGRE2_UFS_AXI_CLK …
#define GCC_AGGRE2_USB3_AXI_CLK …
#define GCC_QSPI_AHB_CLK …
#define GCC_QSPI_SER_CLK …
#define GCC_USB3_CLKREF_CLK …
#define GCC_HDMI_CLKREF_CLK …
#define GCC_UFS_CLKREF_CLK …
#define GCC_PCIE_CLKREF_CLK …
#define GCC_RX2_USB2_CLKREF_CLK …
#define GCC_RX1_USB2_CLKREF_CLK …
#define GCC_HLOS1_VOTE_LPASS_CORE_SMMU_CLK …
#define GCC_HLOS1_VOTE_LPASS_ADSP_SMMU_CLK …
#define GCC_EDP_CLKREF_CLK …
#define GCC_MSS_CFG_AHB_CLK …
#define GCC_MSS_Q6_BIMC_AXI_CLK …
#define GCC_MSS_SNOC_AXI_CLK …
#define GCC_MSS_MNOC_BIMC_AXI_CLK …
#define GCC_DCC_AHB_CLK …
#define GCC_AGGRE0_NOC_MPU_CFG_AHB_CLK …
#define GCC_MMSS_GPLL0_DIV_CLK …
#define GCC_MSS_GPLL0_DIV_CLK …
#define GCC_SYSTEM_NOC_BCR …
#define GCC_CONFIG_NOC_BCR …
#define GCC_PERIPH_NOC_BCR …
#define GCC_IMEM_BCR …
#define GCC_MMSS_BCR …
#define GCC_PIMEM_BCR …
#define GCC_QDSS_BCR …
#define GCC_USB_30_BCR …
#define GCC_USB_20_BCR …
#define GCC_QUSB2PHY_PRIM_BCR …
#define GCC_QUSB2PHY_SEC_BCR …
#define GCC_USB_PHY_CFG_AHB2PHY_BCR …
#define GCC_SDCC1_BCR …
#define GCC_SDCC2_BCR …
#define GCC_SDCC3_BCR …
#define GCC_SDCC4_BCR …
#define GCC_BLSP1_BCR …
#define GCC_BLSP1_QUP1_BCR …
#define GCC_BLSP1_UART1_BCR …
#define GCC_BLSP1_QUP2_BCR …
#define GCC_BLSP1_UART2_BCR …
#define GCC_BLSP1_QUP3_BCR …
#define GCC_BLSP1_UART3_BCR …
#define GCC_BLSP1_QUP4_BCR …
#define GCC_BLSP1_UART4_BCR …
#define GCC_BLSP1_QUP5_BCR …
#define GCC_BLSP1_UART5_BCR …
#define GCC_BLSP1_QUP6_BCR …
#define GCC_BLSP1_UART6_BCR …
#define GCC_BLSP2_BCR …
#define GCC_BLSP2_QUP1_BCR …
#define GCC_BLSP2_UART1_BCR …
#define GCC_BLSP2_QUP2_BCR …
#define GCC_BLSP2_UART2_BCR …
#define GCC_BLSP2_QUP3_BCR …
#define GCC_BLSP2_UART3_BCR …
#define GCC_BLSP2_QUP4_BCR …
#define GCC_BLSP2_UART4_BCR …
#define GCC_BLSP2_QUP5_BCR …
#define GCC_BLSP2_UART5_BCR …
#define GCC_BLSP2_QUP6_BCR …
#define GCC_BLSP2_UART6_BCR …
#define GCC_PDM_BCR …
#define GCC_PRNG_BCR …
#define GCC_TSIF_BCR …
#define GCC_TCSR_BCR …
#define GCC_BOOT_ROM_BCR …
#define GCC_MSG_RAM_BCR …
#define GCC_TLMM_BCR …
#define GCC_MPM_BCR …
#define GCC_SEC_CTRL_BCR …
#define GCC_SPMI_BCR …
#define GCC_SPDM_BCR …
#define GCC_CE1_BCR …
#define GCC_BIMC_BCR …
#define GCC_SNOC_BUS_TIMEOUT0_BCR …
#define GCC_SNOC_BUS_TIMEOUT2_BCR …
#define GCC_SNOC_BUS_TIMEOUT1_BCR …
#define GCC_SNOC_BUS_TIMEOUT3_BCR …
#define GCC_SNOC_BUS_TIMEOUT_EXTREF_BCR …
#define GCC_PNOC_BUS_TIMEOUT0_BCR …
#define GCC_PNOC_BUS_TIMEOUT1_BCR …
#define GCC_PNOC_BUS_TIMEOUT2_BCR …
#define GCC_PNOC_BUS_TIMEOUT3_BCR …
#define GCC_PNOC_BUS_TIMEOUT4_BCR …
#define GCC_CNOC_BUS_TIMEOUT0_BCR …
#define GCC_CNOC_BUS_TIMEOUT1_BCR …
#define GCC_CNOC_BUS_TIMEOUT2_BCR …
#define GCC_CNOC_BUS_TIMEOUT3_BCR …
#define GCC_CNOC_BUS_TIMEOUT4_BCR …
#define GCC_CNOC_BUS_TIMEOUT5_BCR …
#define GCC_CNOC_BUS_TIMEOUT6_BCR …
#define GCC_CNOC_BUS_TIMEOUT7_BCR …
#define GCC_CNOC_BUS_TIMEOUT8_BCR …
#define GCC_CNOC_BUS_TIMEOUT9_BCR …
#define GCC_CNOC_BUS_TIMEOUT_EXTREF_BCR …
#define GCC_APB2JTAG_BCR …
#define GCC_RBCPR_CX_BCR …
#define GCC_RBCPR_MX_BCR …
#define GCC_PCIE_0_BCR …
#define GCC_PCIE_0_PHY_BCR …
#define GCC_PCIE_1_BCR …
#define GCC_PCIE_1_PHY_BCR …
#define GCC_PCIE_2_BCR …
#define GCC_PCIE_2_PHY_BCR …
#define GCC_PCIE_PHY_BCR …
#define GCC_DCD_BCR …
#define GCC_OBT_ODT_BCR …
#define GCC_UFS_BCR …
#define GCC_SSC_BCR …
#define GCC_VS_BCR …
#define GCC_AGGRE0_NOC_BCR …
#define GCC_AGGRE1_NOC_BCR …
#define GCC_AGGRE2_NOC_BCR …
#define GCC_DCC_BCR …
#define GCC_IPA_BCR …
#define GCC_QSPI_BCR …
#define GCC_SKL_BCR …
#define GCC_MSMPU_BCR …
#define GCC_MSS_Q6_BCR …
#define GCC_QREFS_VBG_CAL_BCR …
#define GCC_PCIE_PHY_COM_BCR …
#define GCC_PCIE_PHY_COM_NOCSR_BCR …
#define GCC_USB3_PHY_BCR …
#define GCC_USB3PHY_PHY_BCR …
#define GCC_MSS_RESTART …
#define AGGRE0_NOC_GDSC …
#define HLOS1_VOTE_AGGRE0_NOC_GDSC …
#define HLOS1_VOTE_LPASS_ADSP_GDSC …
#define HLOS1_VOTE_LPASS_CORE_GDSC …
#define USB30_GDSC …
#define PCIE0_GDSC …
#define PCIE1_GDSC …
#define PCIE2_GDSC …
#define UFS_GDSC …
#endif