/* SPDX-License-Identifier: GPL-2.0-only */ /* * Copyright (c) 2016, The Linux Foundation. All rights reserved. */ #ifndef _DT_BINDINGS_CLK_MSM_GCC_8994_H #define _DT_BINDINGS_CLK_MSM_GCC_8994_H #define GPLL0_EARLY … #define GPLL0 … #define GPLL4_EARLY … #define GPLL4 … #define UFS_AXI_CLK_SRC … #define USB30_MASTER_CLK_SRC … #define BLSP1_QUP1_I2C_APPS_CLK_SRC … #define BLSP1_QUP1_SPI_APPS_CLK_SRC … #define BLSP1_QUP2_I2C_APPS_CLK_SRC … #define BLSP1_QUP2_SPI_APPS_CLK_SRC … #define BLSP1_QUP3_I2C_APPS_CLK_SRC … #define BLSP1_QUP3_SPI_APPS_CLK_SRC … #define BLSP1_QUP4_I2C_APPS_CLK_SRC … #define BLSP1_QUP4_SPI_APPS_CLK_SRC … #define BLSP1_QUP5_I2C_APPS_CLK_SRC … #define BLSP1_QUP5_SPI_APPS_CLK_SRC … #define BLSP1_QUP6_I2C_APPS_CLK_SRC … #define BLSP1_QUP6_SPI_APPS_CLK_SRC … #define BLSP1_UART1_APPS_CLK_SRC … #define BLSP1_UART2_APPS_CLK_SRC … #define BLSP1_UART3_APPS_CLK_SRC … #define BLSP1_UART4_APPS_CLK_SRC … #define BLSP1_UART5_APPS_CLK_SRC … #define BLSP1_UART6_APPS_CLK_SRC … #define BLSP2_QUP1_I2C_APPS_CLK_SRC … #define BLSP2_QUP1_SPI_APPS_CLK_SRC … #define BLSP2_QUP2_I2C_APPS_CLK_SRC … #define BLSP2_QUP2_SPI_APPS_CLK_SRC … #define BLSP2_QUP3_I2C_APPS_CLK_SRC … #define BLSP2_QUP3_SPI_APPS_CLK_SRC … #define BLSP2_QUP4_I2C_APPS_CLK_SRC … #define BLSP2_QUP4_SPI_APPS_CLK_SRC … #define BLSP2_QUP5_I2C_APPS_CLK_SRC … #define BLSP2_QUP5_SPI_APPS_CLK_SRC … #define BLSP2_QUP6_I2C_APPS_CLK_SRC … #define BLSP2_QUP6_SPI_APPS_CLK_SRC … #define BLSP2_UART1_APPS_CLK_SRC … #define BLSP2_UART2_APPS_CLK_SRC … #define BLSP2_UART3_APPS_CLK_SRC … #define BLSP2_UART4_APPS_CLK_SRC … #define BLSP2_UART5_APPS_CLK_SRC … #define BLSP2_UART6_APPS_CLK_SRC … #define GP1_CLK_SRC … #define GP2_CLK_SRC … #define GP3_CLK_SRC … #define PCIE_0_AUX_CLK_SRC … #define PCIE_0_PIPE_CLK_SRC … #define PCIE_1_AUX_CLK_SRC … #define PCIE_1_PIPE_CLK_SRC … #define PDM2_CLK_SRC … #define SDCC1_APPS_CLK_SRC … #define SDCC2_APPS_CLK_SRC … #define SDCC3_APPS_CLK_SRC … #define SDCC4_APPS_CLK_SRC … #define TSIF_REF_CLK_SRC … #define USB30_MOCK_UTMI_CLK_SRC … #define USB3_PHY_AUX_CLK_SRC … #define USB_HS_SYSTEM_CLK_SRC … #define GCC_BLSP1_AHB_CLK … #define GCC_BLSP1_QUP1_I2C_APPS_CLK … #define GCC_BLSP1_QUP1_SPI_APPS_CLK … #define GCC_BLSP1_QUP2_I2C_APPS_CLK … #define GCC_BLSP1_QUP2_SPI_APPS_CLK … #define GCC_BLSP1_QUP3_I2C_APPS_CLK … #define GCC_BLSP1_QUP3_SPI_APPS_CLK … #define GCC_BLSP1_QUP4_I2C_APPS_CLK … #define GCC_BLSP1_QUP4_SPI_APPS_CLK … #define GCC_BLSP1_QUP5_I2C_APPS_CLK … #define GCC_BLSP1_QUP5_SPI_APPS_CLK … #define GCC_BLSP1_QUP6_I2C_APPS_CLK … #define GCC_BLSP1_QUP6_SPI_APPS_CLK … #define GCC_BLSP1_UART1_APPS_CLK … #define GCC_BLSP1_UART2_APPS_CLK … #define GCC_BLSP1_UART3_APPS_CLK … #define GCC_BLSP1_UART4_APPS_CLK … #define GCC_BLSP1_UART5_APPS_CLK … #define GCC_BLSP1_UART6_APPS_CLK … #define GCC_BLSP2_AHB_CLK … #define GCC_BLSP2_QUP1_I2C_APPS_CLK … #define GCC_BLSP2_QUP1_SPI_APPS_CLK … #define GCC_BLSP2_QUP2_I2C_APPS_CLK … #define GCC_BLSP2_QUP2_SPI_APPS_CLK … #define GCC_BLSP2_QUP3_I2C_APPS_CLK … #define GCC_BLSP2_QUP3_SPI_APPS_CLK … #define GCC_BLSP2_QUP4_I2C_APPS_CLK … #define GCC_BLSP2_QUP4_SPI_APPS_CLK … #define GCC_BLSP2_QUP5_I2C_APPS_CLK … #define GCC_BLSP2_QUP5_SPI_APPS_CLK … #define GCC_BLSP2_QUP6_I2C_APPS_CLK … #define GCC_BLSP2_QUP6_SPI_APPS_CLK … #define GCC_BLSP2_UART1_APPS_CLK … #define GCC_BLSP2_UART2_APPS_CLK … #define GCC_BLSP2_UART3_APPS_CLK … #define GCC_BLSP2_UART4_APPS_CLK … #define GCC_BLSP2_UART5_APPS_CLK … #define GCC_BLSP2_UART6_APPS_CLK … #define GCC_GP1_CLK … #define GCC_GP2_CLK … #define GCC_GP3_CLK … #define GCC_PCIE_0_AUX_CLK … #define GCC_PCIE_0_PIPE_CLK … #define GCC_PCIE_1_AUX_CLK … #define GCC_PCIE_1_PIPE_CLK … #define GCC_PDM2_CLK … #define GCC_SDCC1_APPS_CLK … #define GCC_SDCC2_APPS_CLK … #define GCC_SDCC3_APPS_CLK … #define GCC_SDCC4_APPS_CLK … #define GCC_SYS_NOC_UFS_AXI_CLK … #define GCC_SYS_NOC_USB3_AXI_CLK … #define GCC_TSIF_REF_CLK … #define GCC_UFS_AXI_CLK … #define GCC_UFS_RX_CFG_CLK … #define GCC_UFS_TX_CFG_CLK … #define GCC_USB30_MASTER_CLK … #define GCC_USB30_MOCK_UTMI_CLK … #define GCC_USB3_PHY_AUX_CLK … #define GCC_USB_HS_SYSTEM_CLK … #define GCC_SDCC1_AHB_CLK … #define GCC_LPASS_Q6_AXI_CLK … #define GCC_MSS_Q6_BIMC_AXI_CLK … #define GCC_PCIE_0_CFG_AHB_CLK … #define GCC_PCIE_0_MSTR_AXI_CLK … #define GCC_PCIE_0_SLV_AXI_CLK … #define GCC_PCIE_1_CFG_AHB_CLK … #define GCC_PCIE_1_MSTR_AXI_CLK … #define GCC_PCIE_1_SLV_AXI_CLK … #define GCC_PDM_AHB_CLK … #define GCC_SDCC2_AHB_CLK … #define GCC_SDCC3_AHB_CLK … #define GCC_SDCC4_AHB_CLK … #define GCC_TSIF_AHB_CLK … #define GCC_UFS_AHB_CLK … #define GCC_UFS_RX_SYMBOL_0_CLK … #define GCC_UFS_RX_SYMBOL_1_CLK … #define GCC_UFS_TX_SYMBOL_0_CLK … #define GCC_UFS_TX_SYMBOL_1_CLK … #define GCC_USB2_HS_PHY_SLEEP_CLK … #define GCC_USB30_SLEEP_CLK … #define GCC_USB_HS_AHB_CLK … #define GCC_USB_PHY_CFG_AHB2PHY_CLK … #define CONFIG_NOC_CLK_SRC … #define PERIPH_NOC_CLK_SRC … #define SYSTEM_NOC_CLK_SRC … #define GPLL0_OUT_MMSSCC … #define GPLL0_OUT_MSSCC … #define PCIE_0_PHY_LDO … #define PCIE_1_PHY_LDO … #define UFS_PHY_LDO … #define USB_SS_PHY_LDO … #define GCC_BOOT_ROM_AHB_CLK … #define GCC_PRNG_AHB_CLK … #define GCC_USB3_PHY_PIPE_CLK … /* GDSCs */ #define PCIE_GDSC … #define PCIE_0_GDSC … #define PCIE_1_GDSC … #define USB30_GDSC … #define UFS_GDSC … /* Resets */ #define USB3_PHY_RESET … #define USB3PHY_PHY_RESET … #define PCIE_PHY_0_RESET … #define PCIE_PHY_1_RESET … #define QUSB2_PHY_RESET … #define MSS_RESET … #endif
Codebase Browser
linux