/* SPDX-License-Identifier: GPL-2.0-only */ /* * Copyright (c) 2016, The Linux Foundation. All rights reserved. */ #ifndef _DT_BINDINGS_CLK_MSM_GCC_COBALT_H #define _DT_BINDINGS_CLK_MSM_GCC_COBALT_H #define BLSP1_QUP1_I2C_APPS_CLK_SRC … #define BLSP1_QUP1_SPI_APPS_CLK_SRC … #define BLSP1_QUP2_I2C_APPS_CLK_SRC … #define BLSP1_QUP2_SPI_APPS_CLK_SRC … #define BLSP1_QUP3_I2C_APPS_CLK_SRC … #define BLSP1_QUP3_SPI_APPS_CLK_SRC … #define BLSP1_QUP4_I2C_APPS_CLK_SRC … #define BLSP1_QUP4_SPI_APPS_CLK_SRC … #define BLSP1_QUP5_I2C_APPS_CLK_SRC … #define BLSP1_QUP5_SPI_APPS_CLK_SRC … #define BLSP1_QUP6_I2C_APPS_CLK_SRC … #define BLSP1_QUP6_SPI_APPS_CLK_SRC … #define BLSP1_UART1_APPS_CLK_SRC … #define BLSP1_UART2_APPS_CLK_SRC … #define BLSP1_UART3_APPS_CLK_SRC … #define BLSP2_QUP1_I2C_APPS_CLK_SRC … #define BLSP2_QUP1_SPI_APPS_CLK_SRC … #define BLSP2_QUP2_I2C_APPS_CLK_SRC … #define BLSP2_QUP2_SPI_APPS_CLK_SRC … #define BLSP2_QUP3_I2C_APPS_CLK_SRC … #define BLSP2_QUP3_SPI_APPS_CLK_SRC … #define BLSP2_QUP4_I2C_APPS_CLK_SRC … #define BLSP2_QUP4_SPI_APPS_CLK_SRC … #define BLSP2_QUP5_I2C_APPS_CLK_SRC … #define BLSP2_QUP5_SPI_APPS_CLK_SRC … #define BLSP2_QUP6_I2C_APPS_CLK_SRC … #define BLSP2_QUP6_SPI_APPS_CLK_SRC … #define BLSP2_UART1_APPS_CLK_SRC … #define BLSP2_UART2_APPS_CLK_SRC … #define BLSP2_UART3_APPS_CLK_SRC … #define GCC_AGGRE1_NOC_XO_CLK … #define GCC_AGGRE1_UFS_AXI_CLK … #define GCC_AGGRE1_USB3_AXI_CLK … #define GCC_APSS_QDSS_TSCTR_DIV2_CLK … #define GCC_APSS_QDSS_TSCTR_DIV8_CLK … #define GCC_BIMC_HMSS_AXI_CLK … #define GCC_BIMC_MSS_Q6_AXI_CLK … #define GCC_BLSP1_AHB_CLK … #define GCC_BLSP1_QUP1_I2C_APPS_CLK … #define GCC_BLSP1_QUP1_SPI_APPS_CLK … #define GCC_BLSP1_QUP2_I2C_APPS_CLK … #define GCC_BLSP1_QUP2_SPI_APPS_CLK … #define GCC_BLSP1_QUP3_I2C_APPS_CLK … #define GCC_BLSP1_QUP3_SPI_APPS_CLK … #define GCC_BLSP1_QUP4_I2C_APPS_CLK … #define GCC_BLSP1_QUP4_SPI_APPS_CLK … #define GCC_BLSP1_QUP5_I2C_APPS_CLK … #define GCC_BLSP1_QUP5_SPI_APPS_CLK … #define GCC_BLSP1_QUP6_I2C_APPS_CLK … #define GCC_BLSP1_QUP6_SPI_APPS_CLK … #define GCC_BLSP1_SLEEP_CLK … #define GCC_BLSP1_UART1_APPS_CLK … #define GCC_BLSP1_UART2_APPS_CLK … #define GCC_BLSP1_UART3_APPS_CLK … #define GCC_BLSP2_AHB_CLK … #define GCC_BLSP2_QUP1_I2C_APPS_CLK … #define GCC_BLSP2_QUP1_SPI_APPS_CLK … #define GCC_BLSP2_QUP2_I2C_APPS_CLK … #define GCC_BLSP2_QUP2_SPI_APPS_CLK … #define GCC_BLSP2_QUP3_I2C_APPS_CLK … #define GCC_BLSP2_QUP3_SPI_APPS_CLK … #define GCC_BLSP2_QUP4_I2C_APPS_CLK … #define GCC_BLSP2_QUP4_SPI_APPS_CLK … #define GCC_BLSP2_QUP5_I2C_APPS_CLK … #define GCC_BLSP2_QUP5_SPI_APPS_CLK … #define GCC_BLSP2_QUP6_I2C_APPS_CLK … #define GCC_BLSP2_QUP6_SPI_APPS_CLK … #define GCC_BLSP2_SLEEP_CLK … #define GCC_BLSP2_UART1_APPS_CLK … #define GCC_BLSP2_UART2_APPS_CLK … #define GCC_BLSP2_UART3_APPS_CLK … #define GCC_CFG_NOC_USB3_AXI_CLK … #define GCC_GP1_CLK … #define GCC_GP2_CLK … #define GCC_GP3_CLK … #define GCC_GPU_BIMC_GFX_CLK … #define GCC_GPU_BIMC_GFX_SRC_CLK … #define GCC_GPU_CFG_AHB_CLK … #define GCC_GPU_SNOC_DVM_GFX_CLK … #define GCC_HMSS_AHB_CLK … #define GCC_HMSS_AT_CLK … #define GCC_HMSS_DVM_BUS_CLK … #define GCC_HMSS_RBCPR_CLK … #define GCC_HMSS_TRIG_CLK … #define GCC_LPASS_AT_CLK … #define GCC_LPASS_TRIG_CLK … #define GCC_MMSS_NOC_CFG_AHB_CLK … #define GCC_MMSS_QM_AHB_CLK … #define GCC_MMSS_QM_CORE_CLK … #define GCC_MMSS_SYS_NOC_AXI_CLK … #define GCC_MSS_AT_CLK … #define GCC_PCIE_0_AUX_CLK … #define GCC_PCIE_0_CFG_AHB_CLK … #define GCC_PCIE_0_MSTR_AXI_CLK … #define GCC_PCIE_0_PIPE_CLK … #define GCC_PCIE_0_SLV_AXI_CLK … #define GCC_PCIE_PHY_AUX_CLK … #define GCC_PDM2_CLK … #define GCC_PDM_AHB_CLK … #define GCC_PDM_XO4_CLK … #define GCC_PRNG_AHB_CLK … #define GCC_SDCC2_AHB_CLK … #define GCC_SDCC2_APPS_CLK … #define GCC_SDCC4_AHB_CLK … #define GCC_SDCC4_APPS_CLK … #define GCC_TSIF_AHB_CLK … #define GCC_TSIF_INACTIVITY_TIMERS_CLK … #define GCC_TSIF_REF_CLK … #define GCC_UFS_AHB_CLK … #define GCC_UFS_AXI_CLK … #define GCC_UFS_ICE_CORE_CLK … #define GCC_UFS_PHY_AUX_CLK … #define GCC_UFS_RX_SYMBOL_0_CLK … #define GCC_UFS_RX_SYMBOL_1_CLK … #define GCC_UFS_TX_SYMBOL_0_CLK … #define GCC_UFS_UNIPRO_CORE_CLK … #define GCC_USB30_MASTER_CLK … #define GCC_USB30_MOCK_UTMI_CLK … #define GCC_USB30_SLEEP_CLK … #define GCC_USB3_PHY_AUX_CLK … #define GCC_USB3_PHY_PIPE_CLK … #define GCC_USB_PHY_CFG_AHB2PHY_CLK … #define GP1_CLK_SRC … #define GP2_CLK_SRC … #define GP3_CLK_SRC … #define GPLL0 … #define GPLL0_OUT_EVEN … #define GPLL0_OUT_MAIN … #define GPLL0_OUT_ODD … #define GPLL0_OUT_TEST … #define GPLL1 … #define GPLL1_OUT_EVEN … #define GPLL1_OUT_MAIN … #define GPLL1_OUT_ODD … #define GPLL1_OUT_TEST … #define GPLL2 … #define GPLL2_OUT_EVEN … #define GPLL2_OUT_MAIN … #define GPLL2_OUT_ODD … #define GPLL2_OUT_TEST … #define GPLL3 … #define GPLL3_OUT_EVEN … #define GPLL3_OUT_MAIN … #define GPLL3_OUT_ODD … #define GPLL3_OUT_TEST … #define GPLL4 … #define GPLL4_OUT_EVEN … #define GPLL4_OUT_MAIN … #define GPLL4_OUT_ODD … #define GPLL4_OUT_TEST … #define GPLL6 … #define GPLL6_OUT_EVEN … #define GPLL6_OUT_MAIN … #define GPLL6_OUT_ODD … #define GPLL6_OUT_TEST … #define HMSS_AHB_CLK_SRC … #define HMSS_RBCPR_CLK_SRC … #define PCIE_AUX_CLK_SRC … #define PDM2_CLK_SRC … #define SDCC2_APPS_CLK_SRC … #define SDCC4_APPS_CLK_SRC … #define TSIF_REF_CLK_SRC … #define UFS_AXI_CLK_SRC … #define USB30_MASTER_CLK_SRC … #define USB30_MOCK_UTMI_CLK_SRC … #define USB3_PHY_AUX_CLK_SRC … #define GCC_USB3_CLKREF_CLK … #define GCC_HDMI_CLKREF_CLK … #define GCC_UFS_CLKREF_CLK … #define GCC_PCIE_CLKREF_CLK … #define GCC_RX1_USB2_CLKREF_CLK … #define GCC_MSS_CFG_AHB_CLK … #define GCC_BOOT_ROM_AHB_CLK … #define GCC_MSS_GPLL0_DIV_CLK_SRC … #define GCC_MSS_SNOC_AXI_CLK … #define GCC_MSS_MNOC_BIMC_AXI_CLK … #define GCC_BIMC_GFX_CLK … #define UFS_UNIPRO_CORE_CLK_SRC … #define GCC_MMSS_GPLL0_CLK … #define HMSS_GPLL0_CLK_SRC … #define GCC_IM_SLEEP … #define AGGRE2_SNOC_NORTH_AXI … #define SSC_XO … #define SSC_CNOC_AHBS_CLK … #define GCC_MMSS_GPLL0_DIV_CLK … #define GCC_GPU_GPLL0_DIV_CLK … #define GCC_GPU_GPLL0_CLK … #define PCIE_0_GDSC … #define UFS_GDSC … #define USB_30_GDSC … #define GCC_BLSP1_QUP1_BCR … #define GCC_BLSP1_QUP2_BCR … #define GCC_BLSP1_QUP3_BCR … #define GCC_BLSP1_QUP4_BCR … #define GCC_BLSP1_QUP5_BCR … #define GCC_BLSP1_QUP6_BCR … #define GCC_BLSP2_QUP1_BCR … #define GCC_BLSP2_QUP2_BCR … #define GCC_BLSP2_QUP3_BCR … #define GCC_BLSP2_QUP4_BCR … #define GCC_BLSP2_QUP5_BCR … #define GCC_BLSP2_QUP6_BCR … #define GCC_PCIE_0_BCR … #define GCC_PDM_BCR … #define GCC_SDCC2_BCR … #define GCC_SDCC4_BCR … #define GCC_TSIF_BCR … #define GCC_UFS_BCR … #define GCC_USB_30_BCR … #define GCC_SYSTEM_NOC_BCR … #define GCC_CONFIG_NOC_BCR … #define GCC_AHB2PHY_EAST_BCR … #define GCC_IMEM_BCR … #define GCC_PIMEM_BCR … #define GCC_MMSS_BCR … #define GCC_QDSS_BCR … #define GCC_WCSS_BCR … #define GCC_BLSP1_BCR … #define GCC_BLSP1_UART1_BCR … #define GCC_BLSP1_UART2_BCR … #define GCC_BLSP1_UART3_BCR … #define GCC_CM_PHY_REFGEN1_BCR … #define GCC_CM_PHY_REFGEN2_BCR … #define GCC_BLSP2_BCR … #define GCC_BLSP2_UART1_BCR … #define GCC_BLSP2_UART2_BCR … #define GCC_BLSP2_UART3_BCR … #define GCC_SRAM_SENSOR_BCR … #define GCC_PRNG_BCR … #define GCC_TSIF_0_RESET … #define GCC_TSIF_1_RESET … #define GCC_TCSR_BCR … #define GCC_BOOT_ROM_BCR … #define GCC_MSG_RAM_BCR … #define GCC_TLMM_BCR … #define GCC_MPM_BCR … #define GCC_SEC_CTRL_BCR … #define GCC_SPMI_BCR … #define GCC_SPDM_BCR … #define GCC_CE1_BCR … #define GCC_BIMC_BCR … #define GCC_SNOC_BUS_TIMEOUT0_BCR … #define GCC_SNOC_BUS_TIMEOUT1_BCR … #define GCC_SNOC_BUS_TIMEOUT3_BCR … #define GCC_SNOC_BUS_TIMEOUT_EXTREF_BCR … #define GCC_PNOC_BUS_TIMEOUT0_BCR … #define GCC_CNOC_PERIPH_BUS_TIMEOUT1_BCR … #define GCC_CNOC_PERIPH_BUS_TIMEOUT2_BCR … #define GCC_CNOC_BUS_TIMEOUT0_BCR … #define GCC_CNOC_BUS_TIMEOUT1_BCR … #define GCC_CNOC_BUS_TIMEOUT2_BCR … #define GCC_CNOC_BUS_TIMEOUT3_BCR … #define GCC_CNOC_BUS_TIMEOUT4_BCR … #define GCC_CNOC_BUS_TIMEOUT5_BCR … #define GCC_CNOC_BUS_TIMEOUT6_BCR … #define GCC_CNOC_BUS_TIMEOUT7_BCR … #define GCC_APB2JTAG_BCR … #define GCC_RBCPR_CX_BCR … #define GCC_RBCPR_MX_BCR … #define GCC_USB3_PHY_BCR … #define GCC_USB3PHY_PHY_BCR … #define GCC_USB3_DP_PHY_BCR … #define GCC_SSC_BCR … #define GCC_SSC_RESET … #define GCC_USB_PHY_CFG_AHB2PHY_BCR … #define GCC_PCIE_0_LINK_DOWN_BCR … #define GCC_PCIE_0_PHY_BCR … #define GCC_PCIE_0_NOCSR_COM_PHY_BCR … #define GCC_PCIE_PHY_BCR … #define GCC_PCIE_PHY_NOCSR_COM_PHY_BCR … #define GCC_PCIE_PHY_CFG_AHB_BCR … #define GCC_PCIE_PHY_COM_BCR … #define GCC_GPU_BCR … #define GCC_SPSS_BCR … #define GCC_OBT_ODT_BCR … #define GCC_VS_BCR … #define GCC_MSS_VS_RESET … #define GCC_GPU_VS_RESET … #define GCC_APC0_VS_RESET … #define GCC_APC1_VS_RESET … #define GCC_CNOC_BUS_TIMEOUT8_BCR … #define GCC_CNOC_BUS_TIMEOUT9_BCR … #define GCC_CNOC_BUS_TIMEOUT10_BCR … #define GCC_CNOC_BUS_TIMEOUT11_BCR … #define GCC_CNOC_BUS_TIMEOUT12_BCR … #define GCC_CNOC_BUS_TIMEOUT13_BCR … #define GCC_CNOC_BUS_TIMEOUT14_BCR … #define GCC_CNOC_BUS_TIMEOUT_EXTREF_BCR … #define GCC_AGGRE1_NOC_BCR … #define GCC_AGGRE2_NOC_BCR … #define GCC_DCC_BCR … #define GCC_QREFS_VBG_CAL_BCR … #define GCC_IPA_BCR … #define GCC_GLM_BCR … #define GCC_SKL_BCR … #define GCC_MSMPU_BCR … #define GCC_QUSB2PHY_PRIM_BCR … #define GCC_QUSB2PHY_SEC_BCR … #define GCC_MSS_RESTART … #endif
Codebase Browser
linux