/* SPDX-License-Identifier: (GPL-2.0-only OR BSD-2-Clause) */ /* * Copyright (c) 2022-2023, Qualcomm Innovation Center, Inc. All rights reserved. */ #ifndef _DT_BINDINGS_CLK_QCOM_ECPRI_CC_QDU1000_H #define _DT_BINDINGS_CLK_QCOM_ECPRI_CC_QDU1000_H /* ECPRI_CC clocks */ #define ECPRI_CC_PLL0 … #define ECPRI_CC_PLL1 … #define ECPRI_CC_ECPRI_CG_CLK … #define ECPRI_CC_ECPRI_CLK_SRC … #define ECPRI_CC_ECPRI_DMA_CLK … #define ECPRI_CC_ECPRI_DMA_CLK_SRC … #define ECPRI_CC_ECPRI_DMA_NOC_CLK … #define ECPRI_CC_ECPRI_FAST_CLK … #define ECPRI_CC_ECPRI_FAST_CLK_SRC … #define ECPRI_CC_ECPRI_FAST_DIV2_CLK … #define ECPRI_CC_ECPRI_FAST_DIV2_CLK_SRC … #define ECPRI_CC_ECPRI_FAST_DIV2_NOC_CLK … #define ECPRI_CC_ECPRI_FR_CLK … #define ECPRI_CC_ECPRI_ORAN_CLK_SRC … #define ECPRI_CC_ECPRI_ORAN_DIV2_CLK … #define ECPRI_CC_ETH_100G_C2C0_HM_FF_CLK_SRC … #define ECPRI_CC_ETH_100G_C2C0_UDP_FIFO_CLK … #define ECPRI_CC_ETH_100G_C2C1_UDP_FIFO_CLK … #define ECPRI_CC_ETH_100G_C2C_0_HM_FF_0_CLK … #define ECPRI_CC_ETH_100G_C2C_0_HM_FF_1_CLK … #define ECPRI_CC_ETH_100G_C2C_HM_FF_0_DIV_CLK_SRC … #define ECPRI_CC_ETH_100G_C2C_HM_FF_1_DIV_CLK_SRC … #define ECPRI_CC_ETH_100G_C2C_HM_MACSEC_CLK … #define ECPRI_CC_ETH_100G_C2C_HM_MACSEC_CLK_SRC … #define ECPRI_CC_ETH_100G_DBG_C2C_HM_FF_0_CLK … #define ECPRI_CC_ETH_100G_DBG_C2C_HM_FF_0_DIV_CLK_SRC … #define ECPRI_CC_ETH_100G_DBG_C2C_HM_FF_1_CLK … #define ECPRI_CC_ETH_100G_DBG_C2C_HM_FF_1_DIV_CLK_SRC … #define ECPRI_CC_ETH_100G_DBG_C2C_HM_FF_CLK_SRC … #define ECPRI_CC_ETH_100G_DBG_C2C_UDP_FIFO_CLK … #define ECPRI_CC_ETH_100G_FH0_HM_FF_CLK_SRC … #define ECPRI_CC_ETH_100G_FH0_MACSEC_CLK_SRC … #define ECPRI_CC_ETH_100G_FH1_HM_FF_CLK_SRC … #define ECPRI_CC_ETH_100G_FH1_MACSEC_CLK_SRC … #define ECPRI_CC_ETH_100G_FH2_HM_FF_CLK_SRC … #define ECPRI_CC_ETH_100G_FH2_MACSEC_CLK_SRC … #define ECPRI_CC_ETH_100G_FH_0_HM_FF_0_CLK … #define ECPRI_CC_ETH_100G_FH_0_HM_FF_0_DIV_CLK_SRC … #define ECPRI_CC_ETH_100G_FH_0_HM_FF_1_CLK … #define ECPRI_CC_ETH_100G_FH_0_HM_FF_1_DIV_CLK_SRC … #define ECPRI_CC_ETH_100G_FH_0_HM_FF_2_CLK … #define ECPRI_CC_ETH_100G_FH_0_HM_FF_2_DIV_CLK_SRC … #define ECPRI_CC_ETH_100G_FH_0_HM_FF_3_CLK … #define ECPRI_CC_ETH_100G_FH_0_HM_FF_3_DIV_CLK_SRC … #define ECPRI_CC_ETH_100G_FH_0_UDP_FIFO_CLK … #define ECPRI_CC_ETH_100G_FH_1_HM_FF_0_CLK … #define ECPRI_CC_ETH_100G_FH_1_HM_FF_0_DIV_CLK_SRC … #define ECPRI_CC_ETH_100G_FH_1_HM_FF_1_CLK … #define ECPRI_CC_ETH_100G_FH_1_HM_FF_1_DIV_CLK_SRC … #define ECPRI_CC_ETH_100G_FH_1_HM_FF_2_CLK … #define ECPRI_CC_ETH_100G_FH_1_HM_FF_2_DIV_CLK_SRC … #define ECPRI_CC_ETH_100G_FH_1_HM_FF_3_CLK … #define ECPRI_CC_ETH_100G_FH_1_HM_FF_3_DIV_CLK_SRC … #define ECPRI_CC_ETH_100G_FH_1_UDP_FIFO_CLK … #define ECPRI_CC_ETH_100G_FH_2_HM_FF_0_CLK … #define ECPRI_CC_ETH_100G_FH_2_HM_FF_0_DIV_CLK_SRC … #define ECPRI_CC_ETH_100G_FH_2_HM_FF_1_CLK … #define ECPRI_CC_ETH_100G_FH_2_HM_FF_1_DIV_CLK_SRC … #define ECPRI_CC_ETH_100G_FH_2_HM_FF_2_CLK … #define ECPRI_CC_ETH_100G_FH_2_HM_FF_2_DIV_CLK_SRC … #define ECPRI_CC_ETH_100G_FH_2_HM_FF_3_CLK … #define ECPRI_CC_ETH_100G_FH_2_HM_FF_3_DIV_CLK_SRC … #define ECPRI_CC_ETH_100G_FH_2_UDP_FIFO_CLK … #define ECPRI_CC_ETH_100G_FH_MACSEC_0_CLK … #define ECPRI_CC_ETH_100G_FH_MACSEC_1_CLK … #define ECPRI_CC_ETH_100G_FH_MACSEC_2_CLK … #define ECPRI_CC_ETH_100G_MAC_C2C_HM_REF_CLK … #define ECPRI_CC_ETH_100G_MAC_C2C_HM_REF_CLK_SRC … #define ECPRI_CC_ETH_100G_MAC_DBG_C2C_HM_REF_CLK … #define ECPRI_CC_ETH_100G_MAC_DBG_C2C_HM_REF_CLK_SRC … #define ECPRI_CC_ETH_100G_MAC_FH0_HM_REF_CLK … #define ECPRI_CC_ETH_100G_MAC_FH0_HM_REF_CLK_SRC … #define ECPRI_CC_ETH_100G_MAC_FH1_HM_REF_CLK … #define ECPRI_CC_ETH_100G_MAC_FH1_HM_REF_CLK_SRC … #define ECPRI_CC_ETH_100G_MAC_FH2_HM_REF_CLK … #define ECPRI_CC_ETH_100G_MAC_FH2_HM_REF_CLK_SRC … #define ECPRI_CC_ETH_DBG_NFAPI_AXI_CLK … #define ECPRI_CC_ETH_DBG_NOC_AXI_CLK … #define ECPRI_CC_ETH_PHY_0_OCK_SRAM_CLK … #define ECPRI_CC_ETH_PHY_1_OCK_SRAM_CLK … #define ECPRI_CC_ETH_PHY_2_OCK_SRAM_CLK … #define ECPRI_CC_ETH_PHY_3_OCK_SRAM_CLK … #define ECPRI_CC_ETH_PHY_4_OCK_SRAM_CLK … #define ECPRI_CC_MSS_EMAC_CLK … #define ECPRI_CC_MSS_EMAC_CLK_SRC … #define ECPRI_CC_MSS_ORAN_CLK … #define ECPRI_CC_PHY0_LANE0_RX_CLK … #define ECPRI_CC_PHY0_LANE0_TX_CLK … #define ECPRI_CC_PHY0_LANE1_RX_CLK … #define ECPRI_CC_PHY0_LANE1_TX_CLK … #define ECPRI_CC_PHY0_LANE2_RX_CLK … #define ECPRI_CC_PHY0_LANE2_TX_CLK … #define ECPRI_CC_PHY0_LANE3_RX_CLK … #define ECPRI_CC_PHY0_LANE3_TX_CLK … #define ECPRI_CC_PHY1_LANE0_RX_CLK … #define ECPRI_CC_PHY1_LANE0_TX_CLK … #define ECPRI_CC_PHY1_LANE1_RX_CLK … #define ECPRI_CC_PHY1_LANE1_TX_CLK … #define ECPRI_CC_PHY1_LANE2_RX_CLK … #define ECPRI_CC_PHY1_LANE2_TX_CLK … #define ECPRI_CC_PHY1_LANE3_RX_CLK … #define ECPRI_CC_PHY1_LANE3_TX_CLK … #define ECPRI_CC_PHY2_LANE0_RX_CLK … #define ECPRI_CC_PHY2_LANE0_TX_CLK … #define ECPRI_CC_PHY2_LANE1_RX_CLK … #define ECPRI_CC_PHY2_LANE1_TX_CLK … #define ECPRI_CC_PHY2_LANE2_RX_CLK … #define ECPRI_CC_PHY2_LANE2_TX_CLK … #define ECPRI_CC_PHY2_LANE3_RX_CLK … #define ECPRI_CC_PHY2_LANE3_TX_CLK … #define ECPRI_CC_PHY3_LANE0_RX_CLK … #define ECPRI_CC_PHY3_LANE0_TX_CLK … #define ECPRI_CC_PHY3_LANE1_RX_CLK … #define ECPRI_CC_PHY3_LANE1_TX_CLK … #define ECPRI_CC_PHY3_LANE2_RX_CLK … #define ECPRI_CC_PHY3_LANE2_TX_CLK … #define ECPRI_CC_PHY3_LANE3_RX_CLK … #define ECPRI_CC_PHY3_LANE3_TX_CLK … #define ECPRI_CC_PHY4_LANE0_RX_CLK … #define ECPRI_CC_PHY4_LANE0_TX_CLK … #define ECPRI_CC_PHY4_LANE1_RX_CLK … #define ECPRI_CC_PHY4_LANE1_TX_CLK … #define ECPRI_CC_PHY4_LANE2_RX_CLK … #define ECPRI_CC_PHY4_LANE2_TX_CLK … #define ECPRI_CC_PHY4_LANE3_RX_CLK … #define ECPRI_CC_PHY4_LANE3_TX_CLK … /* ECPRI_CC resets */ #define ECPRI_CC_CLK_CTL_TOP_ECPRI_CC_ECPRI_SS_BCR … #define ECPRI_CC_CLK_CTL_TOP_ECPRI_CC_ETH_C2C_BCR … #define ECPRI_CC_CLK_CTL_TOP_ECPRI_CC_ETH_FH0_BCR … #define ECPRI_CC_CLK_CTL_TOP_ECPRI_CC_ETH_FH1_BCR … #define ECPRI_CC_CLK_CTL_TOP_ECPRI_CC_ETH_FH2_BCR … #define ECPRI_CC_CLK_CTL_TOP_ECPRI_CC_ETH_WRAPPER_TOP_BCR … #define ECPRI_CC_CLK_CTL_TOP_ECPRI_CC_MODEM_BCR … #define ECPRI_CC_CLK_CTL_TOP_ECPRI_CC_NOC_BCR … #endif
Codebase Browser
linux