/* SPDX-License-Identifier: (GPL-2.0-only OR BSD-2-Clause) */ /* * Copyright (c) 2020-2021, The Linux Foundation. All rights reserved. */ #ifndef _DT_BINDINGS_CLK_QCOM_GCC_SC7280_H #define _DT_BINDINGS_CLK_QCOM_GCC_SC7280_H /* GCC clocks */ #define GCC_GPLL0 … #define GCC_GPLL0_OUT_EVEN … #define GCC_GPLL0_OUT_ODD … #define GCC_GPLL1 … #define GCC_GPLL10 … #define GCC_GPLL4 … #define GCC_GPLL9 … #define GCC_AGGRE_NOC_PCIE_0_AXI_CLK … #define GCC_AGGRE_NOC_PCIE_1_AXI_CLK … #define GCC_AGGRE_UFS_PHY_AXI_CLK … #define GCC_AGGRE_USB3_PRIM_AXI_CLK … #define GCC_CAMERA_AHB_CLK … #define GCC_CAMERA_HF_AXI_CLK … #define GCC_CAMERA_SF_AXI_CLK … #define GCC_CAMERA_XO_CLK … #define GCC_CFG_NOC_USB3_PRIM_AXI_CLK … #define GCC_CFG_NOC_USB3_SEC_AXI_CLK … #define GCC_CPUSS_AHB_CLK … #define GCC_CPUSS_AHB_CLK_SRC … #define GCC_CPUSS_AHB_POSTDIV_CLK_SRC … #define GCC_DDRSS_GPU_AXI_CLK … #define GCC_DDRSS_PCIE_SF_CLK … #define GCC_DISP_AHB_CLK … #define GCC_DISP_GPLL0_CLK_SRC … #define GCC_DISP_HF_AXI_CLK … #define GCC_DISP_SF_AXI_CLK … #define GCC_DISP_XO_CLK … #define GCC_GP1_CLK … #define GCC_GP1_CLK_SRC … #define GCC_GP2_CLK … #define GCC_GP2_CLK_SRC … #define GCC_GP3_CLK … #define GCC_GP3_CLK_SRC … #define GCC_GPU_CFG_AHB_CLK … #define GCC_GPU_GPLL0_CLK_SRC … #define GCC_GPU_GPLL0_DIV_CLK_SRC … #define GCC_GPU_IREF_EN … #define GCC_GPU_MEMNOC_GFX_CLK … #define GCC_GPU_SNOC_DVM_GFX_CLK … #define GCC_PCIE0_PHY_RCHNG_CLK … #define GCC_PCIE1_PHY_RCHNG_CLK … #define GCC_PCIE_0_AUX_CLK … #define GCC_PCIE_0_AUX_CLK_SRC … #define GCC_PCIE_0_CFG_AHB_CLK … #define GCC_PCIE_0_MSTR_AXI_CLK … #define GCC_PCIE_0_PHY_RCHNG_CLK_SRC … #define GCC_PCIE_0_PIPE_CLK … #define GCC_PCIE_0_PIPE_CLK_SRC … #define GCC_PCIE_0_SLV_AXI_CLK … #define GCC_PCIE_0_SLV_Q2A_AXI_CLK … #define GCC_PCIE_1_AUX_CLK … #define GCC_PCIE_1_AUX_CLK_SRC … #define GCC_PCIE_1_CFG_AHB_CLK … #define GCC_PCIE_1_MSTR_AXI_CLK … #define GCC_PCIE_1_PHY_RCHNG_CLK_SRC … #define GCC_PCIE_1_PIPE_CLK … #define GCC_PCIE_1_PIPE_CLK_SRC … #define GCC_PCIE_1_SLV_AXI_CLK … #define GCC_PCIE_1_SLV_Q2A_AXI_CLK … #define GCC_PCIE_THROTTLE_CORE_CLK … #define GCC_PDM2_CLK … #define GCC_PDM2_CLK_SRC … #define GCC_PDM_AHB_CLK … #define GCC_PDM_XO4_CLK … #define GCC_QMIP_CAMERA_NRT_AHB_CLK … #define GCC_QMIP_CAMERA_RT_AHB_CLK … #define GCC_QMIP_DISP_AHB_CLK … #define GCC_QMIP_VIDEO_VCODEC_AHB_CLK … #define GCC_QUPV3_WRAP0_CORE_2X_CLK … #define GCC_QUPV3_WRAP0_CORE_CLK … #define GCC_QUPV3_WRAP0_S0_CLK … #define GCC_QUPV3_WRAP0_S0_CLK_SRC … #define GCC_QUPV3_WRAP0_S1_CLK … #define GCC_QUPV3_WRAP0_S1_CLK_SRC … #define GCC_QUPV3_WRAP0_S2_CLK … #define GCC_QUPV3_WRAP0_S2_CLK_SRC … #define GCC_QUPV3_WRAP0_S3_CLK … #define GCC_QUPV3_WRAP0_S3_CLK_SRC … #define GCC_QUPV3_WRAP0_S4_CLK … #define GCC_QUPV3_WRAP0_S4_CLK_SRC … #define GCC_QUPV3_WRAP0_S5_CLK … #define GCC_QUPV3_WRAP0_S5_CLK_SRC … #define GCC_QUPV3_WRAP0_S6_CLK … #define GCC_QUPV3_WRAP0_S6_CLK_SRC … #define GCC_QUPV3_WRAP0_S7_CLK … #define GCC_QUPV3_WRAP0_S7_CLK_SRC … #define GCC_QUPV3_WRAP1_CORE_2X_CLK … #define GCC_QUPV3_WRAP1_CORE_CLK … #define GCC_QUPV3_WRAP1_S0_CLK … #define GCC_QUPV3_WRAP1_S0_CLK_SRC … #define GCC_QUPV3_WRAP1_S1_CLK … #define GCC_QUPV3_WRAP1_S1_CLK_SRC … #define GCC_QUPV3_WRAP1_S2_CLK … #define GCC_QUPV3_WRAP1_S2_CLK_SRC … #define GCC_QUPV3_WRAP1_S3_CLK … #define GCC_QUPV3_WRAP1_S3_CLK_SRC … #define GCC_QUPV3_WRAP1_S4_CLK … #define GCC_QUPV3_WRAP1_S4_CLK_SRC … #define GCC_QUPV3_WRAP1_S5_CLK … #define GCC_QUPV3_WRAP1_S5_CLK_SRC … #define GCC_QUPV3_WRAP1_S6_CLK … #define GCC_QUPV3_WRAP1_S6_CLK_SRC … #define GCC_QUPV3_WRAP1_S7_CLK … #define GCC_QUPV3_WRAP1_S7_CLK_SRC … #define GCC_QUPV3_WRAP_0_M_AHB_CLK … #define GCC_QUPV3_WRAP_0_S_AHB_CLK … #define GCC_QUPV3_WRAP_1_M_AHB_CLK … #define GCC_QUPV3_WRAP_1_S_AHB_CLK … #define GCC_SDCC1_AHB_CLK … #define GCC_SDCC1_APPS_CLK … #define GCC_SDCC1_APPS_CLK_SRC … #define GCC_SDCC1_ICE_CORE_CLK … #define GCC_SDCC1_ICE_CORE_CLK_SRC … #define GCC_SDCC2_AHB_CLK … #define GCC_SDCC2_APPS_CLK … #define GCC_SDCC2_APPS_CLK_SRC … #define GCC_SDCC4_AHB_CLK … #define GCC_SDCC4_APPS_CLK … #define GCC_SDCC4_APPS_CLK_SRC … #define GCC_SYS_NOC_CPUSS_AHB_CLK … #define GCC_THROTTLE_PCIE_AHB_CLK … #define GCC_TITAN_NRT_THROTTLE_CORE_CLK … #define GCC_TITAN_RT_THROTTLE_CORE_CLK … #define GCC_UFS_1_CLKREF_EN … #define GCC_UFS_PHY_AHB_CLK … #define GCC_UFS_PHY_AXI_CLK … #define GCC_UFS_PHY_AXI_CLK_SRC … #define GCC_UFS_PHY_ICE_CORE_CLK … #define GCC_UFS_PHY_ICE_CORE_CLK_SRC … #define GCC_UFS_PHY_PHY_AUX_CLK … #define GCC_UFS_PHY_PHY_AUX_CLK_SRC … #define GCC_UFS_PHY_RX_SYMBOL_0_CLK … #define GCC_UFS_PHY_RX_SYMBOL_0_CLK_SRC … #define GCC_UFS_PHY_RX_SYMBOL_1_CLK … #define GCC_UFS_PHY_RX_SYMBOL_1_CLK_SRC … #define GCC_UFS_PHY_TX_SYMBOL_0_CLK … #define GCC_UFS_PHY_TX_SYMBOL_0_CLK_SRC … #define GCC_UFS_PHY_UNIPRO_CORE_CLK … #define GCC_UFS_PHY_UNIPRO_CORE_CLK_SRC … #define GCC_USB30_PRIM_MASTER_CLK … #define GCC_USB30_PRIM_MASTER_CLK_SRC … #define GCC_USB30_PRIM_MOCK_UTMI_CLK … #define GCC_USB30_PRIM_MOCK_UTMI_CLK_SRC … #define GCC_USB30_PRIM_MOCK_UTMI_POSTDIV_CLK_SRC … #define GCC_USB30_PRIM_SLEEP_CLK … #define GCC_USB30_SEC_MASTER_CLK … #define GCC_USB30_SEC_MASTER_CLK_SRC … #define GCC_USB30_SEC_MOCK_UTMI_CLK … #define GCC_USB30_SEC_MOCK_UTMI_CLK_SRC … #define GCC_USB30_SEC_MOCK_UTMI_POSTDIV_CLK_SRC … #define GCC_USB30_SEC_SLEEP_CLK … #define GCC_USB3_PRIM_PHY_AUX_CLK … #define GCC_USB3_PRIM_PHY_AUX_CLK_SRC … #define GCC_USB3_PRIM_PHY_COM_AUX_CLK … #define GCC_USB3_PRIM_PHY_PIPE_CLK … #define GCC_USB3_PRIM_PHY_PIPE_CLK_SRC … #define GCC_USB3_SEC_PHY_AUX_CLK … #define GCC_USB3_SEC_PHY_AUX_CLK_SRC … #define GCC_USB3_SEC_PHY_COM_AUX_CLK … #define GCC_USB3_SEC_PHY_PIPE_CLK … #define GCC_USB3_SEC_PHY_PIPE_CLK_SRC … #define GCC_VIDEO_AHB_CLK … #define GCC_VIDEO_AXI0_CLK … #define GCC_VIDEO_MVP_THROTTLE_CORE_CLK … #define GCC_VIDEO_XO_CLK … #define GCC_GPLL0_MAIN_DIV_CDIV … #define GCC_QSPI_CNOC_PERIPH_AHB_CLK … #define GCC_QSPI_CORE_CLK … #define GCC_QSPI_CORE_CLK_SRC … #define GCC_CFG_NOC_LPASS_CLK … #define GCC_MSS_GPLL0_MAIN_DIV_CLK_SRC … #define GCC_MSS_CFG_AHB_CLK … #define GCC_MSS_OFFLINE_AXI_CLK … #define GCC_MSS_SNOC_AXI_CLK … #define GCC_MSS_Q6_MEMNOC_AXI_CLK … #define GCC_MSS_Q6SS_BOOT_CLK_SRC … #define GCC_AGGRE_USB3_SEC_AXI_CLK … #define GCC_AGGRE_NOC_PCIE_TBU_CLK … #define GCC_AGGRE_NOC_PCIE_CENTER_SF_AXI_CLK … #define GCC_PCIE_CLKREF_EN … #define GCC_WPSS_AHB_CLK … #define GCC_WPSS_AHB_BDG_MST_CLK … #define GCC_WPSS_RSCP_CLK … #define GCC_EDP_CLKREF_EN … #define GCC_SEC_CTRL_CLK_SRC … /* GCC power domains */ #define GCC_PCIE_0_GDSC … #define GCC_PCIE_1_GDSC … #define GCC_UFS_PHY_GDSC … #define GCC_USB30_PRIM_GDSC … #define GCC_USB30_SEC_GDSC … #define HLOS1_VOTE_MMNOC_MMU_TBU_HF0_GDSC … #define HLOS1_VOTE_MMNOC_MMU_TBU_HF1_GDSC … #define HLOS1_VOTE_MMNOC_MMU_TBU_SF0_GDSC … #define HLOS1_VOTE_TURING_MMU_TBU0_GDSC … #define HLOS1_VOTE_TURING_MMU_TBU1_GDSC … /* GCC resets */ #define GCC_PCIE_0_BCR … #define GCC_PCIE_0_PHY_BCR … #define GCC_PCIE_1_BCR … #define GCC_PCIE_1_PHY_BCR … #define GCC_QUSB2PHY_PRIM_BCR … #define GCC_QUSB2PHY_SEC_BCR … #define GCC_SDCC1_BCR … #define GCC_SDCC2_BCR … #define GCC_SDCC4_BCR … #define GCC_UFS_PHY_BCR … #define GCC_USB30_PRIM_BCR … #define GCC_USB30_SEC_BCR … #define GCC_USB3_DP_PHY_PRIM_BCR … #define GCC_USB3_PHY_PRIM_BCR … #define GCC_USB3PHY_PHY_PRIM_BCR … #define GCC_USB_PHY_CFG_AHB2PHY_BCR … #endif
Codebase Browser
linux