/* SPDX-License-Identifier: (GPL-2.0-only OR BSD-2-Clause) */ /* * Copyright (c) 2021, The Linux Foundation. All rights reserved. * Copyright (c) 2022, Linaro Ltd. */ #ifndef _DT_BINDINGS_CLK_QCOM_GCC_DIREWOLF_H #define _DT_BINDINGS_CLK_QCOM_GCC_DIREWOLF_H /* GCC clocks */ #define GCC_GPLL0 … #define GCC_GPLL0_OUT_EVEN … #define GCC_GPLL2 … #define GCC_GPLL4 … #define GCC_GPLL7 … #define GCC_GPLL8 … #define GCC_GPLL9 … #define GCC_AGGRE_NOC_PCIE0_TUNNEL_AXI_CLK … #define GCC_AGGRE_NOC_PCIE1_TUNNEL_AXI_CLK … #define GCC_AGGRE_NOC_PCIE_4_AXI_CLK … #define GCC_AGGRE_NOC_PCIE_SOUTH_SF_AXI_CLK … #define GCC_AGGRE_UFS_CARD_AXI_CLK … #define GCC_AGGRE_UFS_PHY_AXI_CLK … #define GCC_AGGRE_USB3_MP_AXI_CLK … #define GCC_AGGRE_USB3_PRIM_AXI_CLK … #define GCC_AGGRE_USB3_SEC_AXI_CLK … #define GCC_AGGRE_USB4_1_AXI_CLK … #define GCC_AGGRE_USB4_AXI_CLK … #define GCC_AGGRE_USB_NOC_AXI_CLK … #define GCC_AGGRE_USB_NOC_NORTH_AXI_CLK … #define GCC_AGGRE_USB_NOC_SOUTH_AXI_CLK … #define GCC_AHB2PHY0_CLK … #define GCC_AHB2PHY2_CLK … #define GCC_BOOT_ROM_AHB_CLK … #define GCC_CAMERA_AHB_CLK … #define GCC_CAMERA_HF_AXI_CLK … #define GCC_CAMERA_SF_AXI_CLK … #define GCC_CAMERA_THROTTLE_NRT_AXI_CLK … #define GCC_CAMERA_THROTTLE_RT_AXI_CLK … #define GCC_CAMERA_THROTTLE_XO_CLK … #define GCC_CAMERA_XO_CLK … #define GCC_CFG_NOC_USB3_MP_AXI_CLK … #define GCC_CFG_NOC_USB3_PRIM_AXI_CLK … #define GCC_CFG_NOC_USB3_SEC_AXI_CLK … #define GCC_CNOC_PCIE0_TUNNEL_CLK … #define GCC_CNOC_PCIE1_TUNNEL_CLK … #define GCC_CNOC_PCIE4_QX_CLK … #define GCC_DDRSS_GPU_AXI_CLK … #define GCC_DDRSS_PCIE_SF_TBU_CLK … #define GCC_DISP1_AHB_CLK … #define GCC_DISP1_HF_AXI_CLK … #define GCC_DISP1_SF_AXI_CLK … #define GCC_DISP1_THROTTLE_NRT_AXI_CLK … #define GCC_DISP1_THROTTLE_RT_AXI_CLK … #define GCC_DISP1_XO_CLK … #define GCC_DISP_AHB_CLK … #define GCC_DISP_HF_AXI_CLK … #define GCC_DISP_SF_AXI_CLK … #define GCC_DISP_THROTTLE_NRT_AXI_CLK … #define GCC_DISP_THROTTLE_RT_AXI_CLK … #define GCC_DISP_XO_CLK … #define GCC_EMAC0_AXI_CLK … #define GCC_EMAC0_PTP_CLK … #define GCC_EMAC0_PTP_CLK_SRC … #define GCC_EMAC0_RGMII_CLK … #define GCC_EMAC0_RGMII_CLK_SRC … #define GCC_EMAC0_SLV_AHB_CLK … #define GCC_EMAC1_AXI_CLK … #define GCC_EMAC1_PTP_CLK … #define GCC_EMAC1_PTP_CLK_SRC … #define GCC_EMAC1_RGMII_CLK … #define GCC_EMAC1_RGMII_CLK_SRC … #define GCC_EMAC1_SLV_AHB_CLK … #define GCC_GP1_CLK … #define GCC_GP1_CLK_SRC … #define GCC_GP2_CLK … #define GCC_GP2_CLK_SRC … #define GCC_GP3_CLK … #define GCC_GP3_CLK_SRC … #define GCC_GP4_CLK … #define GCC_GP4_CLK_SRC … #define GCC_GP5_CLK … #define GCC_GP5_CLK_SRC … #define GCC_GPU_CFG_AHB_CLK … #define GCC_GPU_GPLL0_CLK_SRC … #define GCC_GPU_GPLL0_DIV_CLK_SRC … #define GCC_GPU_IREF_EN … #define GCC_GPU_MEMNOC_GFX_CLK … #define GCC_GPU_SNOC_DVM_GFX_CLK … #define GCC_GPU_TCU_THROTTLE_AHB_CLK … #define GCC_GPU_TCU_THROTTLE_CLK … #define GCC_PCIE0_PHY_RCHNG_CLK … #define GCC_PCIE1_PHY_RCHNG_CLK … #define GCC_PCIE2A_PHY_RCHNG_CLK … #define GCC_PCIE2B_PHY_RCHNG_CLK … #define GCC_PCIE3A_PHY_RCHNG_CLK … #define GCC_PCIE3B_PHY_RCHNG_CLK … #define GCC_PCIE4_PHY_RCHNG_CLK … #define GCC_PCIE_0_AUX_CLK … #define GCC_PCIE_0_AUX_CLK_SRC … #define GCC_PCIE_0_CFG_AHB_CLK … #define GCC_PCIE_0_MSTR_AXI_CLK … #define GCC_PCIE_0_PHY_RCHNG_CLK_SRC … #define GCC_PCIE_0_PIPE_CLK … #define GCC_PCIE_0_SLV_AXI_CLK … #define GCC_PCIE_0_SLV_Q2A_AXI_CLK … #define GCC_PCIE_1_AUX_CLK … #define GCC_PCIE_1_AUX_CLK_SRC … #define GCC_PCIE_1_CFG_AHB_CLK … #define GCC_PCIE_1_MSTR_AXI_CLK … #define GCC_PCIE_1_PHY_RCHNG_CLK_SRC … #define GCC_PCIE_1_PIPE_CLK … #define GCC_PCIE_1_SLV_AXI_CLK … #define GCC_PCIE_1_SLV_Q2A_AXI_CLK … #define GCC_PCIE_2A2B_CLKREF_CLK … #define GCC_PCIE_2A_AUX_CLK … #define GCC_PCIE_2A_AUX_CLK_SRC … #define GCC_PCIE_2A_CFG_AHB_CLK … #define GCC_PCIE_2A_MSTR_AXI_CLK … #define GCC_PCIE_2A_PHY_RCHNG_CLK_SRC … #define GCC_PCIE_2A_PIPE_CLK … #define GCC_PCIE_2A_PIPE_CLK_SRC … #define GCC_PCIE_2A_PIPE_DIV_CLK_SRC … #define GCC_PCIE_2A_PIPEDIV2_CLK … #define GCC_PCIE_2A_SLV_AXI_CLK … #define GCC_PCIE_2A_SLV_Q2A_AXI_CLK … #define GCC_PCIE_2B_AUX_CLK … #define GCC_PCIE_2B_AUX_CLK_SRC … #define GCC_PCIE_2B_CFG_AHB_CLK … #define GCC_PCIE_2B_MSTR_AXI_CLK … #define GCC_PCIE_2B_PHY_RCHNG_CLK_SRC … #define GCC_PCIE_2B_PIPE_CLK … #define GCC_PCIE_2B_PIPE_CLK_SRC … #define GCC_PCIE_2B_PIPE_DIV_CLK_SRC … #define GCC_PCIE_2B_PIPEDIV2_CLK … #define GCC_PCIE_2B_SLV_AXI_CLK … #define GCC_PCIE_2B_SLV_Q2A_AXI_CLK … #define GCC_PCIE_3A3B_CLKREF_CLK … #define GCC_PCIE_3A_AUX_CLK … #define GCC_PCIE_3A_AUX_CLK_SRC … #define GCC_PCIE_3A_CFG_AHB_CLK … #define GCC_PCIE_3A_MSTR_AXI_CLK … #define GCC_PCIE_3A_PHY_RCHNG_CLK_SRC … #define GCC_PCIE_3A_PIPE_CLK … #define GCC_PCIE_3A_PIPE_CLK_SRC … #define GCC_PCIE_3A_PIPE_DIV_CLK_SRC … #define GCC_PCIE_3A_PIPEDIV2_CLK … #define GCC_PCIE_3A_SLV_AXI_CLK … #define GCC_PCIE_3A_SLV_Q2A_AXI_CLK … #define GCC_PCIE_3B_AUX_CLK … #define GCC_PCIE_3B_AUX_CLK_SRC … #define GCC_PCIE_3B_CFG_AHB_CLK … #define GCC_PCIE_3B_MSTR_AXI_CLK … #define GCC_PCIE_3B_PHY_RCHNG_CLK_SRC … #define GCC_PCIE_3B_PIPE_CLK … #define GCC_PCIE_3B_PIPE_CLK_SRC … #define GCC_PCIE_3B_PIPE_DIV_CLK_SRC … #define GCC_PCIE_3B_PIPEDIV2_CLK … #define GCC_PCIE_3B_SLV_AXI_CLK … #define GCC_PCIE_3B_SLV_Q2A_AXI_CLK … #define GCC_PCIE_4_AUX_CLK … #define GCC_PCIE_4_AUX_CLK_SRC … #define GCC_PCIE_4_CFG_AHB_CLK … #define GCC_PCIE_4_CLKREF_CLK … #define GCC_PCIE_4_MSTR_AXI_CLK … #define GCC_PCIE_4_PHY_RCHNG_CLK_SRC … #define GCC_PCIE_4_PIPE_CLK … #define GCC_PCIE_4_PIPE_CLK_SRC … #define GCC_PCIE_4_PIPE_DIV_CLK_SRC … #define GCC_PCIE_4_PIPEDIV2_CLK … #define GCC_PCIE_4_SLV_AXI_CLK … #define GCC_PCIE_4_SLV_Q2A_AXI_CLK … #define GCC_PCIE_RSCC_AHB_CLK … #define GCC_PCIE_RSCC_XO_CLK … #define GCC_PCIE_RSCC_XO_CLK_SRC … #define GCC_PCIE_THROTTLE_CFG_CLK … #define GCC_PDM2_CLK … #define GCC_PDM2_CLK_SRC … #define GCC_PDM_AHB_CLK … #define GCC_PDM_XO4_CLK … #define GCC_QMIP_CAMERA_NRT_AHB_CLK … #define GCC_QMIP_CAMERA_RT_AHB_CLK … #define GCC_QMIP_DISP1_AHB_CLK … #define GCC_QMIP_DISP1_ROT_AHB_CLK … #define GCC_QMIP_DISP_AHB_CLK … #define GCC_QMIP_DISP_ROT_AHB_CLK … #define GCC_QMIP_VIDEO_CVP_AHB_CLK … #define GCC_QMIP_VIDEO_VCODEC_AHB_CLK … #define GCC_QUPV3_WRAP0_CORE_2X_CLK … #define GCC_QUPV3_WRAP0_CORE_CLK … #define GCC_QUPV3_WRAP0_QSPI0_CLK … #define GCC_QUPV3_WRAP0_S0_CLK … #define GCC_QUPV3_WRAP0_S0_CLK_SRC … #define GCC_QUPV3_WRAP0_S1_CLK … #define GCC_QUPV3_WRAP0_S1_CLK_SRC … #define GCC_QUPV3_WRAP0_S2_CLK … #define GCC_QUPV3_WRAP0_S2_CLK_SRC … #define GCC_QUPV3_WRAP0_S3_CLK … #define GCC_QUPV3_WRAP0_S3_CLK_SRC … #define GCC_QUPV3_WRAP0_S4_CLK … #define GCC_QUPV3_WRAP0_S4_CLK_SRC … #define GCC_QUPV3_WRAP0_S4_DIV_CLK_SRC … #define GCC_QUPV3_WRAP0_S5_CLK … #define GCC_QUPV3_WRAP0_S5_CLK_SRC … #define GCC_QUPV3_WRAP0_S6_CLK … #define GCC_QUPV3_WRAP0_S6_CLK_SRC … #define GCC_QUPV3_WRAP0_S7_CLK … #define GCC_QUPV3_WRAP0_S7_CLK_SRC … #define GCC_QUPV3_WRAP1_CORE_2X_CLK … #define GCC_QUPV3_WRAP1_CORE_CLK … #define GCC_QUPV3_WRAP1_QSPI0_CLK … #define GCC_QUPV3_WRAP1_S0_CLK … #define GCC_QUPV3_WRAP1_S0_CLK_SRC … #define GCC_QUPV3_WRAP1_S1_CLK … #define GCC_QUPV3_WRAP1_S1_CLK_SRC … #define GCC_QUPV3_WRAP1_S2_CLK … #define GCC_QUPV3_WRAP1_S2_CLK_SRC … #define GCC_QUPV3_WRAP1_S3_CLK … #define GCC_QUPV3_WRAP1_S3_CLK_SRC … #define GCC_QUPV3_WRAP1_S4_CLK … #define GCC_QUPV3_WRAP1_S4_CLK_SRC … #define GCC_QUPV3_WRAP1_S4_DIV_CLK_SRC … #define GCC_QUPV3_WRAP1_S5_CLK … #define GCC_QUPV3_WRAP1_S5_CLK_SRC … #define GCC_QUPV3_WRAP1_S6_CLK … #define GCC_QUPV3_WRAP1_S6_CLK_SRC … #define GCC_QUPV3_WRAP1_S7_CLK … #define GCC_QUPV3_WRAP1_S7_CLK_SRC … #define GCC_QUPV3_WRAP2_CORE_2X_CLK … #define GCC_QUPV3_WRAP2_CORE_CLK … #define GCC_QUPV3_WRAP2_QSPI0_CLK … #define GCC_QUPV3_WRAP2_S0_CLK … #define GCC_QUPV3_WRAP2_S0_CLK_SRC … #define GCC_QUPV3_WRAP2_S1_CLK … #define GCC_QUPV3_WRAP2_S1_CLK_SRC … #define GCC_QUPV3_WRAP2_S2_CLK … #define GCC_QUPV3_WRAP2_S2_CLK_SRC … #define GCC_QUPV3_WRAP2_S3_CLK … #define GCC_QUPV3_WRAP2_S3_CLK_SRC … #define GCC_QUPV3_WRAP2_S4_CLK … #define GCC_QUPV3_WRAP2_S4_CLK_SRC … #define GCC_QUPV3_WRAP2_S4_DIV_CLK_SRC … #define GCC_QUPV3_WRAP2_S5_CLK … #define GCC_QUPV3_WRAP2_S5_CLK_SRC … #define GCC_QUPV3_WRAP2_S6_CLK … #define GCC_QUPV3_WRAP2_S6_CLK_SRC … #define GCC_QUPV3_WRAP2_S7_CLK … #define GCC_QUPV3_WRAP2_S7_CLK_SRC … #define GCC_QUPV3_WRAP_0_M_AHB_CLK … #define GCC_QUPV3_WRAP_0_S_AHB_CLK … #define GCC_QUPV3_WRAP_1_M_AHB_CLK … #define GCC_QUPV3_WRAP_1_S_AHB_CLK … #define GCC_QUPV3_WRAP_2_M_AHB_CLK … #define GCC_QUPV3_WRAP_2_S_AHB_CLK … #define GCC_SDCC2_AHB_CLK … #define GCC_SDCC2_APPS_CLK … #define GCC_SDCC2_APPS_CLK_SRC … #define GCC_SDCC4_AHB_CLK … #define GCC_SDCC4_APPS_CLK … #define GCC_SDCC4_APPS_CLK_SRC … #define GCC_SYS_NOC_USB_AXI_CLK … #define GCC_UFS_1_CARD_CLKREF_CLK … #define GCC_UFS_CARD_AHB_CLK … #define GCC_UFS_CARD_AXI_CLK … #define GCC_UFS_CARD_AXI_CLK_SRC … #define GCC_UFS_CARD_CLKREF_CLK … #define GCC_UFS_CARD_ICE_CORE_CLK … #define GCC_UFS_CARD_ICE_CORE_CLK_SRC … #define GCC_UFS_CARD_PHY_AUX_CLK … #define GCC_UFS_CARD_PHY_AUX_CLK_SRC … #define GCC_UFS_CARD_RX_SYMBOL_0_CLK … #define GCC_UFS_CARD_RX_SYMBOL_0_CLK_SRC … #define GCC_UFS_CARD_RX_SYMBOL_1_CLK … #define GCC_UFS_CARD_RX_SYMBOL_1_CLK_SRC … #define GCC_UFS_CARD_TX_SYMBOL_0_CLK … #define GCC_UFS_CARD_TX_SYMBOL_0_CLK_SRC … #define GCC_UFS_CARD_UNIPRO_CORE_CLK … #define GCC_UFS_CARD_UNIPRO_CORE_CLK_SRC … #define GCC_UFS_PHY_AHB_CLK … #define GCC_UFS_PHY_AXI_CLK … #define GCC_UFS_PHY_AXI_CLK_SRC … #define GCC_UFS_PHY_ICE_CORE_CLK … #define GCC_UFS_PHY_ICE_CORE_CLK_SRC … #define GCC_UFS_PHY_PHY_AUX_CLK … #define GCC_UFS_PHY_PHY_AUX_CLK_SRC … #define GCC_UFS_PHY_RX_SYMBOL_0_CLK … #define GCC_UFS_PHY_RX_SYMBOL_0_CLK_SRC … #define GCC_UFS_PHY_RX_SYMBOL_1_CLK … #define GCC_UFS_PHY_RX_SYMBOL_1_CLK_SRC … #define GCC_UFS_PHY_TX_SYMBOL_0_CLK … #define GCC_UFS_PHY_TX_SYMBOL_0_CLK_SRC … #define GCC_UFS_PHY_UNIPRO_CORE_CLK … #define GCC_UFS_PHY_UNIPRO_CORE_CLK_SRC … #define GCC_UFS_REF_CLKREF_CLK … #define GCC_USB2_HS0_CLKREF_CLK … #define GCC_USB2_HS1_CLKREF_CLK … #define GCC_USB2_HS2_CLKREF_CLK … #define GCC_USB2_HS3_CLKREF_CLK … #define GCC_USB30_MP_MASTER_CLK … #define GCC_USB30_MP_MASTER_CLK_SRC … #define GCC_USB30_MP_MOCK_UTMI_CLK … #define GCC_USB30_MP_MOCK_UTMI_CLK_SRC … #define GCC_USB30_MP_MOCK_UTMI_POSTDIV_CLK_SRC … #define GCC_USB30_MP_SLEEP_CLK … #define GCC_USB30_PRIM_MASTER_CLK … #define GCC_USB30_PRIM_MASTER_CLK_SRC … #define GCC_USB30_PRIM_MOCK_UTMI_CLK … #define GCC_USB30_PRIM_MOCK_UTMI_CLK_SRC … #define GCC_USB30_PRIM_MOCK_UTMI_POSTDIV_CLK_SRC … #define GCC_USB30_PRIM_SLEEP_CLK … #define GCC_USB30_SEC_MASTER_CLK … #define GCC_USB30_SEC_MASTER_CLK_SRC … #define GCC_USB30_SEC_MOCK_UTMI_CLK … #define GCC_USB30_SEC_MOCK_UTMI_CLK_SRC … #define GCC_USB30_SEC_MOCK_UTMI_POSTDIV_CLK_SRC … #define GCC_USB30_SEC_SLEEP_CLK … #define GCC_USB34_PRIM_PHY_PIPE_CLK_SRC … #define GCC_USB34_SEC_PHY_PIPE_CLK_SRC … #define GCC_USB3_MP0_CLKREF_CLK … #define GCC_USB3_MP1_CLKREF_CLK … #define GCC_USB3_MP_PHY_AUX_CLK … #define GCC_USB3_MP_PHY_AUX_CLK_SRC … #define GCC_USB3_MP_PHY_COM_AUX_CLK … #define GCC_USB3_MP_PHY_PIPE_0_CLK … #define GCC_USB3_MP_PHY_PIPE_0_CLK_SRC … #define GCC_USB3_MP_PHY_PIPE_1_CLK … #define GCC_USB3_MP_PHY_PIPE_1_CLK_SRC … #define GCC_USB3_PRIM_PHY_AUX_CLK … #define GCC_USB3_PRIM_PHY_AUX_CLK_SRC … #define GCC_USB3_PRIM_PHY_COM_AUX_CLK … #define GCC_USB3_PRIM_PHY_PIPE_CLK … #define GCC_USB3_PRIM_PHY_PIPE_CLK_SRC … #define GCC_USB3_SEC_PHY_AUX_CLK … #define GCC_USB3_SEC_PHY_AUX_CLK_SRC … #define GCC_USB3_SEC_PHY_COM_AUX_CLK … #define GCC_USB3_SEC_PHY_PIPE_CLK … #define GCC_USB3_SEC_PHY_PIPE_CLK_SRC … #define GCC_USB4_1_CFG_AHB_CLK … #define GCC_USB4_1_DP_CLK … #define GCC_USB4_1_MASTER_CLK … #define GCC_USB4_1_MASTER_CLK_SRC … #define GCC_USB4_1_PHY_DP_CLK_SRC … #define GCC_USB4_1_PHY_P2RR2P_PIPE_CLK … #define GCC_USB4_1_PHY_P2RR2P_PIPE_CLK_SRC … #define GCC_USB4_1_PHY_PCIE_PIPE_CLK … #define GCC_USB4_1_PHY_PCIE_PIPE_CLK_SRC … #define GCC_USB4_1_PHY_PCIE_PIPE_MUX_CLK_SRC … #define GCC_USB4_1_PHY_PCIE_PIPEGMUX_CLK_SRC … #define GCC_USB4_1_PHY_RX0_CLK … #define GCC_USB4_1_PHY_RX0_CLK_SRC … #define GCC_USB4_1_PHY_RX1_CLK … #define GCC_USB4_1_PHY_RX1_CLK_SRC … #define GCC_USB4_1_PHY_SYS_CLK_SRC … #define GCC_USB4_1_PHY_USB_PIPE_CLK … #define GCC_USB4_1_SB_IF_CLK … #define GCC_USB4_1_SB_IF_CLK_SRC … #define GCC_USB4_1_SYS_CLK … #define GCC_USB4_1_TMU_CLK … #define GCC_USB4_1_TMU_CLK_SRC … #define GCC_USB4_CFG_AHB_CLK … #define GCC_USB4_CLKREF_CLK … #define GCC_USB4_DP_CLK … #define GCC_USB4_EUD_CLKREF_CLK … #define GCC_USB4_MASTER_CLK … #define GCC_USB4_MASTER_CLK_SRC … #define GCC_USB4_PHY_DP_CLK_SRC … #define GCC_USB4_PHY_P2RR2P_PIPE_CLK … #define GCC_USB4_PHY_P2RR2P_PIPE_CLK_SRC … #define GCC_USB4_PHY_PCIE_PIPE_CLK … #define GCC_USB4_PHY_PCIE_PIPE_CLK_SRC … #define GCC_USB4_PHY_PCIE_PIPE_MUX_CLK_SRC … #define GCC_USB4_PHY_PCIE_PIPEGMUX_CLK_SRC … #define GCC_USB4_PHY_RX0_CLK … #define GCC_USB4_PHY_RX0_CLK_SRC … #define GCC_USB4_PHY_RX1_CLK … #define GCC_USB4_PHY_RX1_CLK_SRC … #define GCC_USB4_PHY_SYS_CLK_SRC … #define GCC_USB4_PHY_USB_PIPE_CLK … #define GCC_USB4_SB_IF_CLK … #define GCC_USB4_SB_IF_CLK_SRC … #define GCC_USB4_SYS_CLK … #define GCC_USB4_TMU_CLK … #define GCC_USB4_TMU_CLK_SRC … #define GCC_VIDEO_AHB_CLK … #define GCC_VIDEO_AXI0_CLK … #define GCC_VIDEO_AXI1_CLK … #define GCC_VIDEO_CVP_THROTTLE_CLK … #define GCC_VIDEO_VCODEC_THROTTLE_CLK … #define GCC_VIDEO_XO_CLK … #define GCC_AGGRE_UFS_CARD_AXI_HW_CTL_CLK … #define GCC_AGGRE_UFS_PHY_AXI_HW_CTL_CLK … #define GCC_UFS_CARD_AXI_HW_CTL_CLK … #define GCC_UFS_CARD_ICE_CORE_HW_CTL_CLK … #define GCC_UFS_CARD_PHY_AUX_HW_CTL_CLK … #define GCC_UFS_CARD_UNIPRO_CORE_HW_CTL_CLK … #define GCC_UFS_PHY_AXI_HW_CTL_CLK … #define GCC_UFS_PHY_ICE_CORE_HW_CTL_CLK … #define GCC_UFS_PHY_PHY_AUX_HW_CTL_CLK … #define GCC_UFS_PHY_UNIPRO_CORE_HW_CTL_CLK … /* GCC resets */ #define GCC_EMAC0_BCR … #define GCC_EMAC1_BCR … #define GCC_PCIE_0_LINK_DOWN_BCR … #define GCC_PCIE_0_NOCSR_COM_PHY_BCR … #define GCC_PCIE_0_PHY_BCR … #define GCC_PCIE_0_PHY_NOCSR_COM_PHY_BCR … #define GCC_PCIE_0_TUNNEL_BCR … #define GCC_PCIE_1_LINK_DOWN_BCR … #define GCC_PCIE_1_NOCSR_COM_PHY_BCR … #define GCC_PCIE_1_PHY_BCR … #define GCC_PCIE_1_PHY_NOCSR_COM_PHY_BCR … #define GCC_PCIE_1_TUNNEL_BCR … #define GCC_PCIE_2A_BCR … #define GCC_PCIE_2A_LINK_DOWN_BCR … #define GCC_PCIE_2A_NOCSR_COM_PHY_BCR … #define GCC_PCIE_2A_PHY_BCR … #define GCC_PCIE_2A_PHY_NOCSR_COM_PHY_BCR … #define GCC_PCIE_2B_BCR … #define GCC_PCIE_2B_LINK_DOWN_BCR … #define GCC_PCIE_2B_NOCSR_COM_PHY_BCR … #define GCC_PCIE_2B_PHY_BCR … #define GCC_PCIE_2B_PHY_NOCSR_COM_PHY_BCR … #define GCC_PCIE_3A_BCR … #define GCC_PCIE_3A_LINK_DOWN_BCR … #define GCC_PCIE_3A_NOCSR_COM_PHY_BCR … #define GCC_PCIE_3A_PHY_BCR … #define GCC_PCIE_3A_PHY_NOCSR_COM_PHY_BCR … #define GCC_PCIE_3B_BCR … #define GCC_PCIE_3B_LINK_DOWN_BCR … #define GCC_PCIE_3B_NOCSR_COM_PHY_BCR … #define GCC_PCIE_3B_PHY_BCR … #define GCC_PCIE_3B_PHY_NOCSR_COM_PHY_BCR … #define GCC_PCIE_4_BCR … #define GCC_PCIE_4_LINK_DOWN_BCR … #define GCC_PCIE_4_NOCSR_COM_PHY_BCR … #define GCC_PCIE_4_PHY_BCR … #define GCC_PCIE_4_PHY_NOCSR_COM_PHY_BCR … #define GCC_PCIE_PHY_CFG_AHB_BCR … #define GCC_PCIE_PHY_COM_BCR … #define GCC_PCIE_RSCC_BCR … #define GCC_QUSB2PHY_HS0_MP_BCR … #define GCC_QUSB2PHY_HS1_MP_BCR … #define GCC_QUSB2PHY_HS2_MP_BCR … #define GCC_QUSB2PHY_HS3_MP_BCR … #define GCC_QUSB2PHY_PRIM_BCR … #define GCC_QUSB2PHY_SEC_BCR … #define GCC_SDCC2_BCR … #define GCC_SDCC4_BCR … #define GCC_UFS_CARD_BCR … #define GCC_UFS_PHY_BCR … #define GCC_USB2_PHY_PRIM_BCR … #define GCC_USB2_PHY_SEC_BCR … #define GCC_USB30_MP_BCR … #define GCC_USB30_PRIM_BCR … #define GCC_USB30_SEC_BCR … #define GCC_USB3_DP_PHY_PRIM_BCR … #define GCC_USB3_DP_PHY_SEC_BCR … #define GCC_USB3_PHY_PRIM_BCR … #define GCC_USB3_PHY_SEC_BCR … #define GCC_USB3_UNIPHY_MP0_BCR … #define GCC_USB3_UNIPHY_MP1_BCR … #define GCC_USB3PHY_PHY_PRIM_BCR … #define GCC_USB3PHY_PHY_SEC_BCR … #define GCC_USB3UNIPHY_PHY_MP0_BCR … #define GCC_USB3UNIPHY_PHY_MP1_BCR … #define GCC_USB4_1_BCR … #define GCC_USB4_1_DP_PHY_PRIM_BCR … #define GCC_USB4_1_DPPHY_AUX_BCR … #define GCC_USB4_1_PHY_PRIM_BCR … #define GCC_USB4_BCR … #define GCC_USB4_DP_PHY_PRIM_BCR … #define GCC_USB4_DPPHY_AUX_BCR … #define GCC_USB4_PHY_PRIM_BCR … #define GCC_USB4PHY_1_PHY_PRIM_BCR … #define GCC_USB4PHY_PHY_PRIM_BCR … #define GCC_USB_PHY_CFG_AHB2PHY_BCR … #define GCC_VIDEO_BCR … #define GCC_VIDEO_AXI0_CLK_ARES … #define GCC_VIDEO_AXI1_CLK_ARES … /* GCC GDSCs */ #define PCIE_0_TUNNEL_GDSC … #define PCIE_1_TUNNEL_GDSC … #define PCIE_2A_GDSC … #define PCIE_2B_GDSC … #define PCIE_3A_GDSC … #define PCIE_3B_GDSC … #define PCIE_4_GDSC … #define UFS_CARD_GDSC … #define UFS_PHY_GDSC … #define USB30_MP_GDSC … #define USB30_PRIM_GDSC … #define USB30_SEC_GDSC … #define EMAC_0_GDSC … #define EMAC_1_GDSC … #define USB4_1_GDSC … #define USB4_GDSC … #define HLOS1_VOTE_MMNOC_MMU_TBU_HF0_GDSC … #define HLOS1_VOTE_MMNOC_MMU_TBU_HF1_GDSC … #define HLOS1_VOTE_MMNOC_MMU_TBU_SF0_GDSC … #define HLOS1_VOTE_MMNOC_MMU_TBU_SF1_GDSC … #define HLOS1_VOTE_TURING_MMU_TBU0_GDSC … #define HLOS1_VOTE_TURING_MMU_TBU1_GDSC … #define HLOS1_VOTE_TURING_MMU_TBU2_GDSC … #define HLOS1_VOTE_TURING_MMU_TBU3_GDSC … #endif
Codebase Browser
linux