/* SPDX-License-Identifier: GPL-2.0 */ /* * Copyright (c) 2016-2017, The Linux Foundation. All rights reserved. * Copyright (c) 2018, Craig Tatlor. */ #ifndef _DT_BINDINGS_CLK_MSM_GCC_660_H #define _DT_BINDINGS_CLK_MSM_GCC_660_H #define BLSP1_QUP1_I2C_APPS_CLK_SRC … #define BLSP1_QUP1_SPI_APPS_CLK_SRC … #define BLSP1_QUP2_I2C_APPS_CLK_SRC … #define BLSP1_QUP2_SPI_APPS_CLK_SRC … #define BLSP1_QUP3_I2C_APPS_CLK_SRC … #define BLSP1_QUP3_SPI_APPS_CLK_SRC … #define BLSP1_QUP4_I2C_APPS_CLK_SRC … #define BLSP1_QUP4_SPI_APPS_CLK_SRC … #define BLSP1_UART1_APPS_CLK_SRC … #define BLSP1_UART2_APPS_CLK_SRC … #define BLSP2_QUP1_I2C_APPS_CLK_SRC … #define BLSP2_QUP1_SPI_APPS_CLK_SRC … #define BLSP2_QUP2_I2C_APPS_CLK_SRC … #define BLSP2_QUP2_SPI_APPS_CLK_SRC … #define BLSP2_QUP3_I2C_APPS_CLK_SRC … #define BLSP2_QUP3_SPI_APPS_CLK_SRC … #define BLSP2_QUP4_I2C_APPS_CLK_SRC … #define BLSP2_QUP4_SPI_APPS_CLK_SRC … #define BLSP2_UART1_APPS_CLK_SRC … #define BLSP2_UART2_APPS_CLK_SRC … #define GCC_AGGRE2_UFS_AXI_CLK … #define GCC_AGGRE2_USB3_AXI_CLK … #define GCC_BIMC_GFX_CLK … #define GCC_BIMC_HMSS_AXI_CLK … #define GCC_BIMC_MSS_Q6_AXI_CLK … #define GCC_BLSP1_AHB_CLK … #define GCC_BLSP1_QUP1_I2C_APPS_CLK … #define GCC_BLSP1_QUP1_SPI_APPS_CLK … #define GCC_BLSP1_QUP2_I2C_APPS_CLK … #define GCC_BLSP1_QUP2_SPI_APPS_CLK … #define GCC_BLSP1_QUP3_I2C_APPS_CLK … #define GCC_BLSP1_QUP3_SPI_APPS_CLK … #define GCC_BLSP1_QUP4_I2C_APPS_CLK … #define GCC_BLSP1_QUP4_SPI_APPS_CLK … #define GCC_BLSP1_UART1_APPS_CLK … #define GCC_BLSP1_UART2_APPS_CLK … #define GCC_BLSP2_AHB_CLK … #define GCC_BLSP2_QUP1_I2C_APPS_CLK … #define GCC_BLSP2_QUP1_SPI_APPS_CLK … #define GCC_BLSP2_QUP2_I2C_APPS_CLK … #define GCC_BLSP2_QUP2_SPI_APPS_CLK … #define GCC_BLSP2_QUP3_I2C_APPS_CLK … #define GCC_BLSP2_QUP3_SPI_APPS_CLK … #define GCC_BLSP2_QUP4_I2C_APPS_CLK … #define GCC_BLSP2_QUP4_SPI_APPS_CLK … #define GCC_BLSP2_UART1_APPS_CLK … #define GCC_BLSP2_UART2_APPS_CLK … #define GCC_BOOT_ROM_AHB_CLK … #define GCC_CFG_NOC_USB2_AXI_CLK … #define GCC_CFG_NOC_USB3_AXI_CLK … #define GCC_DCC_AHB_CLK … #define GCC_GP1_CLK … #define GCC_GP2_CLK … #define GCC_GP3_CLK … #define GCC_GPU_BIMC_GFX_CLK … #define GCC_GPU_CFG_AHB_CLK … #define GCC_GPU_GPLL0_CLK … #define GCC_GPU_GPLL0_DIV_CLK … #define GCC_HMSS_DVM_BUS_CLK … #define GCC_HMSS_RBCPR_CLK … #define GCC_MMSS_GPLL0_CLK … #define GCC_MMSS_GPLL0_DIV_CLK … #define GCC_MMSS_NOC_CFG_AHB_CLK … #define GCC_MMSS_SYS_NOC_AXI_CLK … #define GCC_MSS_CFG_AHB_CLK … #define GCC_MSS_GPLL0_DIV_CLK … #define GCC_MSS_MNOC_BIMC_AXI_CLK … #define GCC_MSS_Q6_BIMC_AXI_CLK … #define GCC_MSS_SNOC_AXI_CLK … #define GCC_PDM2_CLK … #define GCC_PDM_AHB_CLK … #define GCC_PRNG_AHB_CLK … #define GCC_QSPI_AHB_CLK … #define GCC_QSPI_SER_CLK … #define GCC_SDCC1_AHB_CLK … #define GCC_SDCC1_APPS_CLK … #define GCC_SDCC1_ICE_CORE_CLK … #define GCC_SDCC2_AHB_CLK … #define GCC_SDCC2_APPS_CLK … #define GCC_UFS_AHB_CLK … #define GCC_UFS_AXI_CLK … #define GCC_UFS_CLKREF_CLK … #define GCC_UFS_ICE_CORE_CLK … #define GCC_UFS_PHY_AUX_CLK … #define GCC_UFS_RX_SYMBOL_0_CLK … #define GCC_UFS_RX_SYMBOL_1_CLK … #define GCC_UFS_TX_SYMBOL_0_CLK … #define GCC_UFS_UNIPRO_CORE_CLK … #define GCC_USB20_MASTER_CLK … #define GCC_USB20_MOCK_UTMI_CLK … #define GCC_USB20_SLEEP_CLK … #define GCC_USB30_MASTER_CLK … #define GCC_USB30_MOCK_UTMI_CLK … #define GCC_USB30_SLEEP_CLK … #define GCC_USB3_CLKREF_CLK … #define GCC_USB3_PHY_AUX_CLK … #define GCC_USB3_PHY_PIPE_CLK … #define GCC_USB_PHY_CFG_AHB2PHY_CLK … #define GP1_CLK_SRC … #define GP2_CLK_SRC … #define GP3_CLK_SRC … #define GPLL0 … #define GPLL0_EARLY … #define GPLL1 … #define GPLL1_EARLY … #define GPLL4 … #define GPLL4_EARLY … #define HMSS_GPLL0_CLK_SRC … #define HMSS_GPLL4_CLK_SRC … #define HMSS_RBCPR_CLK_SRC … #define PDM2_CLK_SRC … #define QSPI_SER_CLK_SRC … #define SDCC1_APPS_CLK_SRC … #define SDCC1_ICE_CORE_CLK_SRC … #define SDCC2_APPS_CLK_SRC … #define UFS_AXI_CLK_SRC … #define UFS_ICE_CORE_CLK_SRC … #define UFS_PHY_AUX_CLK_SRC … #define UFS_UNIPRO_CORE_CLK_SRC … #define USB20_MASTER_CLK_SRC … #define USB20_MOCK_UTMI_CLK_SRC … #define USB30_MASTER_CLK_SRC … #define USB30_MOCK_UTMI_CLK_SRC … #define USB3_PHY_AUX_CLK_SRC … #define GPLL0_OUT_MSSCC … #define GCC_UFS_AXI_HW_CTL_CLK … #define GCC_UFS_ICE_CORE_HW_CTL_CLK … #define GCC_UFS_PHY_AUX_HW_CTL_CLK … #define GCC_UFS_UNIPRO_CORE_HW_CTL_CLK … #define GCC_RX0_USB2_CLKREF_CLK … #define GCC_RX1_USB2_CLKREF_CLK … #define PCIE_0_GDSC … #define UFS_GDSC … #define USB_30_GDSC … #define GCC_QUSB2PHY_PRIM_BCR … #define GCC_QUSB2PHY_SEC_BCR … #define GCC_UFS_BCR … #define GCC_USB3_DP_PHY_BCR … #define GCC_USB3_PHY_BCR … #define GCC_USB3PHY_PHY_BCR … #define GCC_USB_20_BCR … #define GCC_USB_30_BCR … #define GCC_USB_PHY_CFG_AHB2PHY_BCR … #define GCC_MSS_RESTART … #endif
Codebase Browser
linux