/* SPDX-License-Identifier: (GPL-2.0-only OR BSD-2-Clause) */ /* * Copyright (c) 2022, Qualcomm Innovation Center, Inc. All rights reserved * Copyright (c) 2023, Linaro Ltd. */ #ifndef _DT_BINDINGS_CLK_QCOM_SM8650_DISP_CC_H #define _DT_BINDINGS_CLK_QCOM_SM8650_DISP_CC_H /* DISP_CC clocks */ #define DISP_CC_MDSS_ACCU_CLK … #define DISP_CC_MDSS_AHB1_CLK … #define DISP_CC_MDSS_AHB_CLK … #define DISP_CC_MDSS_AHB_CLK_SRC … #define DISP_CC_MDSS_BYTE0_CLK … #define DISP_CC_MDSS_BYTE0_CLK_SRC … #define DISP_CC_MDSS_BYTE0_DIV_CLK_SRC … #define DISP_CC_MDSS_BYTE0_INTF_CLK … #define DISP_CC_MDSS_BYTE1_CLK … #define DISP_CC_MDSS_BYTE1_CLK_SRC … #define DISP_CC_MDSS_BYTE1_DIV_CLK_SRC … #define DISP_CC_MDSS_BYTE1_INTF_CLK … #define DISP_CC_MDSS_DPTX0_AUX_CLK … #define DISP_CC_MDSS_DPTX0_AUX_CLK_SRC … #define DISP_CC_MDSS_DPTX0_CRYPTO_CLK … #define DISP_CC_MDSS_DPTX0_LINK_CLK … #define DISP_CC_MDSS_DPTX0_LINK_CLK_SRC … #define DISP_CC_MDSS_DPTX0_LINK_DIV_CLK_SRC … #define DISP_CC_MDSS_DPTX0_LINK_INTF_CLK … #define DISP_CC_MDSS_DPTX0_PIXEL0_CLK … #define DISP_CC_MDSS_DPTX0_PIXEL0_CLK_SRC … #define DISP_CC_MDSS_DPTX0_PIXEL1_CLK … #define DISP_CC_MDSS_DPTX0_PIXEL1_CLK_SRC … #define DISP_CC_MDSS_DPTX0_USB_ROUTER_LINK_INTF_CLK … #define DISP_CC_MDSS_DPTX1_AUX_CLK … #define DISP_CC_MDSS_DPTX1_AUX_CLK_SRC … #define DISP_CC_MDSS_DPTX1_CRYPTO_CLK … #define DISP_CC_MDSS_DPTX1_LINK_CLK … #define DISP_CC_MDSS_DPTX1_LINK_CLK_SRC … #define DISP_CC_MDSS_DPTX1_LINK_DIV_CLK_SRC … #define DISP_CC_MDSS_DPTX1_LINK_INTF_CLK … #define DISP_CC_MDSS_DPTX1_PIXEL0_CLK … #define DISP_CC_MDSS_DPTX1_PIXEL0_CLK_SRC … #define DISP_CC_MDSS_DPTX1_PIXEL1_CLK … #define DISP_CC_MDSS_DPTX1_PIXEL1_CLK_SRC … #define DISP_CC_MDSS_DPTX1_USB_ROUTER_LINK_INTF_CLK … #define DISP_CC_MDSS_DPTX2_AUX_CLK … #define DISP_CC_MDSS_DPTX2_AUX_CLK_SRC … #define DISP_CC_MDSS_DPTX2_CRYPTO_CLK … #define DISP_CC_MDSS_DPTX2_LINK_CLK … #define DISP_CC_MDSS_DPTX2_LINK_CLK_SRC … #define DISP_CC_MDSS_DPTX2_LINK_DIV_CLK_SRC … #define DISP_CC_MDSS_DPTX2_LINK_INTF_CLK … #define DISP_CC_MDSS_DPTX2_PIXEL0_CLK … #define DISP_CC_MDSS_DPTX2_PIXEL0_CLK_SRC … #define DISP_CC_MDSS_DPTX2_PIXEL1_CLK … #define DISP_CC_MDSS_DPTX2_PIXEL1_CLK_SRC … #define DISP_CC_MDSS_DPTX3_AUX_CLK … #define DISP_CC_MDSS_DPTX3_AUX_CLK_SRC … #define DISP_CC_MDSS_DPTX3_CRYPTO_CLK … #define DISP_CC_MDSS_DPTX3_LINK_CLK … #define DISP_CC_MDSS_DPTX3_LINK_CLK_SRC … #define DISP_CC_MDSS_DPTX3_LINK_DIV_CLK_SRC … #define DISP_CC_MDSS_DPTX3_LINK_INTF_CLK … #define DISP_CC_MDSS_DPTX3_PIXEL0_CLK … #define DISP_CC_MDSS_DPTX3_PIXEL0_CLK_SRC … #define DISP_CC_MDSS_ESC0_CLK … #define DISP_CC_MDSS_ESC0_CLK_SRC … #define DISP_CC_MDSS_ESC1_CLK … #define DISP_CC_MDSS_ESC1_CLK_SRC … #define DISP_CC_MDSS_MDP1_CLK … #define DISP_CC_MDSS_MDP_CLK … #define DISP_CC_MDSS_MDP_CLK_SRC … #define DISP_CC_MDSS_MDP_LUT1_CLK … #define DISP_CC_MDSS_MDP_LUT_CLK … #define DISP_CC_MDSS_NON_GDSC_AHB_CLK … #define DISP_CC_MDSS_PCLK0_CLK … #define DISP_CC_MDSS_PCLK0_CLK_SRC … #define DISP_CC_MDSS_PCLK1_CLK … #define DISP_CC_MDSS_PCLK1_CLK_SRC … #define DISP_CC_MDSS_RSCC_AHB_CLK … #define DISP_CC_MDSS_RSCC_VSYNC_CLK … #define DISP_CC_MDSS_VSYNC1_CLK … #define DISP_CC_MDSS_VSYNC_CLK … #define DISP_CC_MDSS_VSYNC_CLK_SRC … #define DISP_CC_PLL0 … #define DISP_CC_PLL1 … #define DISP_CC_SLEEP_CLK … #define DISP_CC_SLEEP_CLK_SRC … #define DISP_CC_XO_CLK … #define DISP_CC_XO_CLK_SRC … /* DISP_CC resets */ #define DISP_CC_MDSS_CORE_BCR … #define DISP_CC_MDSS_CORE_INT2_BCR … #define DISP_CC_MDSS_RSCC_BCR … /* DISP_CC GDSCR */ #define MDSS_GDSC … #define MDSS_INT2_GDSC … #endif
Codebase Browser
linux