/* SPDX-License-Identifier: (GPL-2.0-only OR BSD-2-Clause) */ /* * Copyright (c) 2019-2021, The Linux Foundation. All rights reserved. */ #ifndef _DT_BINDINGS_CLK_QCOM_GCC_SM6115_H #define _DT_BINDINGS_CLK_QCOM_GCC_SM6115_H /* GCC clocks */ #define GPLL0 … #define GPLL0_OUT_AUX2 … #define GPLL0_OUT_MAIN … #define GPLL10 … #define GPLL10_OUT_MAIN … #define GPLL11 … #define GPLL11_OUT_MAIN … #define GPLL3 … #define GPLL4 … #define GPLL4_OUT_MAIN … #define GPLL6 … #define GPLL6_OUT_MAIN … #define GPLL7 … #define GPLL7_OUT_MAIN … #define GPLL8 … #define GPLL8_OUT_MAIN … #define GPLL9 … #define GPLL9_OUT_MAIN … #define GCC_CAMSS_CSI0PHYTIMER_CLK … #define GCC_CAMSS_CSI0PHYTIMER_CLK_SRC … #define GCC_CAMSS_CSI1PHYTIMER_CLK … #define GCC_CAMSS_CSI1PHYTIMER_CLK_SRC … #define GCC_CAMSS_CSI2PHYTIMER_CLK … #define GCC_CAMSS_CSI2PHYTIMER_CLK_SRC … #define GCC_CAMSS_MCLK0_CLK … #define GCC_CAMSS_MCLK0_CLK_SRC … #define GCC_CAMSS_MCLK1_CLK … #define GCC_CAMSS_MCLK1_CLK_SRC … #define GCC_CAMSS_MCLK2_CLK … #define GCC_CAMSS_MCLK2_CLK_SRC … #define GCC_CAMSS_MCLK3_CLK … #define GCC_CAMSS_MCLK3_CLK_SRC … #define GCC_CAMSS_NRT_AXI_CLK … #define GCC_CAMSS_OPE_AHB_CLK … #define GCC_CAMSS_OPE_AHB_CLK_SRC … #define GCC_CAMSS_OPE_CLK … #define GCC_CAMSS_OPE_CLK_SRC … #define GCC_CAMSS_RT_AXI_CLK … #define GCC_CAMSS_TFE_0_CLK … #define GCC_CAMSS_TFE_0_CLK_SRC … #define GCC_CAMSS_TFE_0_CPHY_RX_CLK … #define GCC_CAMSS_TFE_0_CSID_CLK … #define GCC_CAMSS_TFE_0_CSID_CLK_SRC … #define GCC_CAMSS_TFE_1_CLK … #define GCC_CAMSS_TFE_1_CLK_SRC … #define GCC_CAMSS_TFE_1_CPHY_RX_CLK … #define GCC_CAMSS_TFE_1_CSID_CLK … #define GCC_CAMSS_TFE_1_CSID_CLK_SRC … #define GCC_CAMSS_TFE_2_CLK … #define GCC_CAMSS_TFE_2_CLK_SRC … #define GCC_CAMSS_TFE_2_CPHY_RX_CLK … #define GCC_CAMSS_TFE_2_CSID_CLK … #define GCC_CAMSS_TFE_2_CSID_CLK_SRC … #define GCC_CAMSS_TFE_CPHY_RX_CLK_SRC … #define GCC_CAMSS_TOP_AHB_CLK … #define GCC_CAMSS_TOP_AHB_CLK_SRC … #define GCC_CFG_NOC_USB3_PRIM_AXI_CLK … #define GCC_CPUSS_AHB_CLK … #define GCC_CPUSS_GNOC_CLK … #define GCC_DISP_AHB_CLK … #define GCC_DISP_GPLL0_DIV_CLK_SRC … #define GCC_DISP_HF_AXI_CLK … #define GCC_DISP_THROTTLE_CORE_CLK … #define GCC_DISP_XO_CLK … #define GCC_GP1_CLK … #define GCC_GP1_CLK_SRC … #define GCC_GP2_CLK … #define GCC_GP2_CLK_SRC … #define GCC_GP3_CLK … #define GCC_GP3_CLK_SRC … #define GCC_GPU_CFG_AHB_CLK … #define GCC_GPU_GPLL0_CLK_SRC … #define GCC_GPU_GPLL0_DIV_CLK_SRC … #define GCC_GPU_IREF_CLK … #define GCC_GPU_MEMNOC_GFX_CLK … #define GCC_GPU_SNOC_DVM_GFX_CLK … #define GCC_GPU_THROTTLE_CORE_CLK … #define GCC_GPU_THROTTLE_XO_CLK … #define GCC_PDM2_CLK … #define GCC_PDM2_CLK_SRC … #define GCC_PDM_AHB_CLK … #define GCC_PDM_XO4_CLK … #define GCC_PRNG_AHB_CLK … #define GCC_QMIP_CAMERA_NRT_AHB_CLK … #define GCC_QMIP_CAMERA_RT_AHB_CLK … #define GCC_QMIP_DISP_AHB_CLK … #define GCC_QMIP_GPU_CFG_AHB_CLK … #define GCC_QMIP_VIDEO_VCODEC_AHB_CLK … #define GCC_QUPV3_WRAP0_CORE_2X_CLK … #define GCC_QUPV3_WRAP0_CORE_CLK … #define GCC_QUPV3_WRAP0_S0_CLK … #define GCC_QUPV3_WRAP0_S0_CLK_SRC … #define GCC_QUPV3_WRAP0_S1_CLK … #define GCC_QUPV3_WRAP0_S1_CLK_SRC … #define GCC_QUPV3_WRAP0_S2_CLK … #define GCC_QUPV3_WRAP0_S2_CLK_SRC … #define GCC_QUPV3_WRAP0_S3_CLK … #define GCC_QUPV3_WRAP0_S3_CLK_SRC … #define GCC_QUPV3_WRAP0_S4_CLK … #define GCC_QUPV3_WRAP0_S4_CLK_SRC … #define GCC_QUPV3_WRAP0_S5_CLK … #define GCC_QUPV3_WRAP0_S5_CLK_SRC … #define GCC_QUPV3_WRAP_0_M_AHB_CLK … #define GCC_QUPV3_WRAP_0_S_AHB_CLK … #define GCC_SDCC1_AHB_CLK … #define GCC_SDCC1_APPS_CLK … #define GCC_SDCC1_APPS_CLK_SRC … #define GCC_SDCC1_ICE_CORE_CLK … #define GCC_SDCC1_ICE_CORE_CLK_SRC … #define GCC_SDCC2_AHB_CLK … #define GCC_SDCC2_APPS_CLK … #define GCC_SDCC2_APPS_CLK_SRC … #define GCC_SYS_NOC_CPUSS_AHB_CLK … #define GCC_SYS_NOC_UFS_PHY_AXI_CLK … #define GCC_SYS_NOC_USB3_PRIM_AXI_CLK … #define GCC_UFS_PHY_AHB_CLK … #define GCC_UFS_PHY_AXI_CLK … #define GCC_UFS_PHY_AXI_CLK_SRC … #define GCC_UFS_PHY_ICE_CORE_CLK … #define GCC_UFS_PHY_ICE_CORE_CLK_SRC … #define GCC_UFS_PHY_PHY_AUX_CLK … #define GCC_UFS_PHY_PHY_AUX_CLK_SRC … #define GCC_UFS_PHY_RX_SYMBOL_0_CLK … #define GCC_UFS_PHY_TX_SYMBOL_0_CLK … #define GCC_UFS_PHY_UNIPRO_CORE_CLK … #define GCC_UFS_PHY_UNIPRO_CORE_CLK_SRC … #define GCC_USB30_PRIM_MASTER_CLK … #define GCC_USB30_PRIM_MASTER_CLK_SRC … #define GCC_USB30_PRIM_MOCK_UTMI_CLK … #define GCC_USB30_PRIM_MOCK_UTMI_CLK_SRC … #define GCC_USB30_PRIM_MOCK_UTMI_POSTDIV_CLK_SRC … #define GCC_USB30_PRIM_SLEEP_CLK … #define GCC_USB3_PRIM_CLKREF_CLK … #define GCC_USB3_PRIM_PHY_AUX_CLK_SRC … #define GCC_USB3_PRIM_PHY_COM_AUX_CLK … #define GCC_USB3_PRIM_PHY_PIPE_CLK … #define GCC_VCODEC0_AXI_CLK … #define GCC_VENUS_AHB_CLK … #define GCC_VENUS_CTL_AXI_CLK … #define GCC_VIDEO_AHB_CLK … #define GCC_VIDEO_AXI0_CLK … #define GCC_VIDEO_THROTTLE_CORE_CLK … #define GCC_VIDEO_VCODEC0_SYS_CLK … #define GCC_VIDEO_VENUS_CLK_SRC … #define GCC_VIDEO_VENUS_CTL_CLK … #define GCC_VIDEO_XO_CLK … #define GCC_AHB2PHY_CSI_CLK … #define GCC_AHB2PHY_USB_CLK … #define GCC_BIMC_GPU_AXI_CLK … #define GCC_BOOT_ROM_AHB_CLK … #define GCC_CAM_THROTTLE_NRT_CLK … #define GCC_CAM_THROTTLE_RT_CLK … #define GCC_CAMERA_AHB_CLK … #define GCC_CAMERA_XO_CLK … #define GCC_CAMSS_AXI_CLK … #define GCC_CAMSS_AXI_CLK_SRC … #define GCC_CAMSS_CAMNOC_ATB_CLK … #define GCC_CAMSS_CAMNOC_NTS_XO_CLK … #define GCC_CAMSS_CCI_0_CLK … #define GCC_CAMSS_CCI_CLK_SRC … #define GCC_CAMSS_CPHY_0_CLK … #define GCC_CAMSS_CPHY_1_CLK … #define GCC_CAMSS_CPHY_2_CLK … #define GCC_UFS_CLKREF_CLK … #define GCC_DISP_GPLL0_CLK_SRC … /* GCC resets */ #define GCC_QUSB2PHY_PRIM_BCR … #define GCC_QUSB2PHY_SEC_BCR … #define GCC_SDCC1_BCR … #define GCC_UFS_PHY_BCR … #define GCC_USB30_PRIM_BCR … #define GCC_USB_PHY_CFG_AHB2PHY_BCR … #define GCC_VCODEC0_BCR … #define GCC_VENUS_BCR … #define GCC_VIDEO_INTERFACE_BCR … #define GCC_USB3PHY_PHY_PRIM_SP0_BCR … #define GCC_USB3_PHY_PRIM_SP0_BCR … #define GCC_SDCC2_BCR … /* Indexes for GDSCs */ #define GCC_CAMSS_TOP_GDSC … #define GCC_UFS_PHY_GDSC … #define GCC_USB30_PRIM_GDSC … #define GCC_VCODEC0_GDSC … #define GCC_VENUS_GDSC … #define HLOS1_VOTE_TURING_MMU_TBU1_GDSC … #define HLOS1_VOTE_TURING_MMU_TBU0_GDSC … #define HLOS1_VOTE_MM_SNOC_MMU_TBU_RT_GDSC … #define HLOS1_VOTE_MM_SNOC_MMU_TBU_NRT_GDSC … #endif
Codebase Browser
linux