/* SPDX-License-Identifier: GPL-2.0 */ #ifndef __WCD9335_H__ #define __WCD9335_H__ /* * WCD9335 register base can change according to the mode it works in. * In slimbus mode the reg base starts from 0x800. * In i2s/i2c mode the reg base is 0x0. */ #define WCD9335_REG(pg, r) … #define WCD9335_REG_OFFSET(r) … #define WCD9335_PAGE_OFFSET(r) … /* Page-0 Registers */ #define WCD9335_PAGE0_PAGE_REGISTER … #define WCD9335_CODEC_RPM_CLK_GATE … #define WCD9335_CODEC_RPM_CLK_GATE_MCLK_GATE_MASK … #define WCD9335_CODEC_RPM_CLK_MCLK_CFG … #define WCD9335_CODEC_RPM_CLK_MCLK_CFG_9P6MHZ … #define WCD9335_CODEC_RPM_CLK_MCLK_CFG_12P288MHZ … #define WCD9335_CODEC_RPM_CLK_MCLK_CFG_MCLK_MASK … #define WCD9335_CODEC_RPM_RST_CTL … #define WCD9335_CODEC_RPM_PWR_CDC_DIG_HM_CTL … #define WCD9335_CHIP_TIER_CTRL_CHIP_ID_BYTE0 … #define WCD9335_CHIP_TIER_CTRL_EFUSE_CTL … #define WCD9335_CHIP_TIER_CTRL_EFUSE_SSTATE_MASK … #define WCD9335_CHIP_TIER_CTRL_EFUSE_EN_MASK … #define WCD9335_CHIP_TIER_CTRL_EFUSE_ENABLE … #define WCD9335_CHIP_TIER_CTRL_EFUSE_VAL_OUT0 … #define WCD9335_CHIP_TIER_CTRL_EFUSE_STATUS … #define WCD9335_INTR_CFG … #define WCD9335_INTR_CLR_COMMIT … #define WCD9335_INTR_PIN1_MASK0 … #define WCD9335_INTR_PIN1_MASK1 … #define WCD9335_INTR_PIN1_MASK2 … #define WCD9335_INTR_PIN1_MASK3 … #define WCD9335_INTR_PIN1_STATUS0 … #define WCD9335_INTR_PIN1_STATUS1 … #define WCD9335_INTR_PIN1_STATUS2 … #define WCD9335_INTR_PIN1_STATUS3 … #define WCD9335_INTR_PIN1_CLEAR0 … #define WCD9335_INTR_PIN1_CLEAR1 … #define WCD9335_INTR_PIN1_CLEAR2 … #define WCD9335_INTR_PIN1_CLEAR3 … #define WCD9335_INTR_PIN2_MASK0 … #define WCD9335_INTR_PIN2_MASK1 … #define WCD9335_INTR_PIN2_MASK2 … #define WCD9335_INTR_PIN2_MASK3 … #define WCD9335_INTR_PIN2_STATUS0 … #define WCD9335_INTR_PIN2_STATUS1 … #define WCD9335_INTR_PIN2_STATUS2 … #define WCD9335_INTR_PIN2_STATUS3 … #define WCD9335_INTR_PIN2_CLEAR0 … #define WCD9335_INTR_PIN2_CLEAR1 … #define WCD9335_INTR_PIN2_CLEAR2 … #define WCD9335_INTR_PIN2_CLEAR3 … #define WCD9335_INTR_LEVEL0 … #define WCD9335_INTR_LEVEL1 … #define WCD9335_INTR_LEVEL2 … #define WCD9335_INTR_LEVEL3 … /* Page-1 Registers */ #define WCD9335_CPE_FLL_USER_CTL_0 … #define WCD9335_CPE_FLL_USER_CTL_1 … #define WCD9335_CPE_FLL_USER_CTL_2 … #define WCD9335_CPE_FLL_USER_CTL_3 … #define WCD9335_CPE_FLL_USER_CTL_4 … #define WCD9335_CPE_FLL_USER_CTL_5 … #define WCD9335_CPE_FLL_USER_CTL_6 … #define WCD9335_CPE_FLL_USER_CTL_7 … #define WCD9335_CPE_FLL_USER_CTL_8 … #define WCD9335_CPE_FLL_USER_CTL_9 … #define WCD9335_CPE_FLL_L_VAL_CTL_0 … #define WCD9335_CPE_FLL_L_VAL_CTL_1 … #define WCD9335_CPE_FLL_DSM_FRAC_CTL_0 … #define WCD9335_CPE_FLL_DSM_FRAC_CTL_1 … #define WCD9335_CPE_FLL_CONFIG_CTL_0 … #define WCD9335_CPE_FLL_CONFIG_CTL_1 … #define WCD9335_CPE_FLL_CONFIG_CTL_2 … #define WCD9335_CPE_FLL_CONFIG_CTL_3 … #define WCD9335_CPE_FLL_CONFIG_CTL_4 … #define WCD9335_CPE_FLL_TEST_CTL_0 … #define WCD9335_CPE_FLL_TEST_CTL_1 … #define WCD9335_CPE_FLL_TEST_CTL_2 … #define WCD9335_CPE_FLL_TEST_CTL_3 … #define WCD9335_CPE_FLL_TEST_CTL_4 … #define WCD9335_CPE_FLL_TEST_CTL_5 … #define WCD9335_CPE_FLL_TEST_CTL_6 … #define WCD9335_CPE_FLL_TEST_CTL_7 … #define WCD9335_CPE_FLL_FREQ_CTL_0 … #define WCD9335_CPE_FLL_FREQ_CTL_1 … #define WCD9335_CPE_FLL_FREQ_CTL_2 … #define WCD9335_CPE_FLL_FREQ_CTL_3 … #define WCD9335_CPE_FLL_SSC_CTL_0 … #define WCD9335_CPE_FLL_SSC_CTL_1 … #define WCD9335_CPE_FLL_SSC_CTL_2 … #define WCD9335_CPE_FLL_SSC_CTL_3 … #define WCD9335_CPE_FLL_FLL_MODE … #define WCD9335_CPE_FLL_STATUS_0 … #define WCD9335_CPE_FLL_STATUS_1 … #define WCD9335_CPE_FLL_STATUS_2 … #define WCD9335_CPE_FLL_STATUS_3 … #define WCD9335_I2S_FLL_USER_CTL_0 … #define WCD9335_I2S_FLL_USER_CTL_1 … #define WCD9335_I2S_FLL_USER_CTL_2 … #define WCD9335_I2S_FLL_USER_CTL_3 … #define WCD9335_I2S_FLL_USER_CTL_4 … #define WCD9335_I2S_FLL_USER_CTL_5 … #define WCD9335_I2S_FLL_USER_CTL_6 … #define WCD9335_I2S_FLL_USER_CTL_7 … #define WCD9335_I2S_FLL_USER_CTL_8 … #define WCD9335_I2S_FLL_USER_CTL_9 … #define WCD9335_I2S_FLL_L_VAL_CTL_0 … #define WCD9335_I2S_FLL_L_VAL_CTL_1 … #define WCD9335_I2S_FLL_DSM_FRAC_CTL_0 … #define WCD9335_I2S_FLL_DSM_FRAC_CTL_1 … #define WCD9335_I2S_FLL_CONFIG_CTL_0 … #define WCD9335_I2S_FLL_CONFIG_CTL_1 … #define WCD9335_I2S_FLL_CONFIG_CTL_2 … #define WCD9335_I2S_FLL_CONFIG_CTL_3 … #define WCD9335_I2S_FLL_CONFIG_CTL_4 … #define WCD9335_I2S_FLL_TEST_CTL_0 … #define WCD9335_I2S_FLL_TEST_CTL_1 … #define WCD9335_I2S_FLL_TEST_CTL_2 … #define WCD9335_I2S_FLL_TEST_CTL_3 … #define WCD9335_I2S_FLL_TEST_CTL_4 … #define WCD9335_I2S_FLL_TEST_CTL_5 … #define WCD9335_I2S_FLL_TEST_CTL_6 … #define WCD9335_I2S_FLL_TEST_CTL_7 … #define WCD9335_I2S_FLL_FREQ_CTL_0 … #define WCD9335_I2S_FLL_FREQ_CTL_1 … #define WCD9335_I2S_FLL_FREQ_CTL_2 … #define WCD9335_I2S_FLL_FREQ_CTL_3 … #define WCD9335_I2S_FLL_SSC_CTL_0 … #define WCD9335_I2S_FLL_SSC_CTL_1 … #define WCD9335_I2S_FLL_SSC_CTL_2 … #define WCD9335_I2S_FLL_SSC_CTL_3 … #define WCD9335_I2S_FLL_FLL_MODE … #define WCD9335_I2S_FLL_STATUS_0 … #define WCD9335_I2S_FLL_STATUS_1 … #define WCD9335_I2S_FLL_STATUS_2 … #define WCD9335_I2S_FLL_STATUS_3 … #define WCD9335_SB_FLL_USER_CTL_0 … #define WCD9335_SB_FLL_USER_CTL_1 … #define WCD9335_SB_FLL_USER_CTL_2 … #define WCD9335_SB_FLL_USER_CTL_3 … #define WCD9335_SB_FLL_USER_CTL_4 … #define WCD9335_SB_FLL_USER_CTL_5 … #define WCD9335_SB_FLL_USER_CTL_6 … #define WCD9335_SB_FLL_USER_CTL_7 … #define WCD9335_SB_FLL_USER_CTL_8 … #define WCD9335_SB_FLL_USER_CTL_9 … #define WCD9335_SB_FLL_L_VAL_CTL_0 … #define WCD9335_SB_FLL_L_VAL_CTL_1 … #define WCD9335_SB_FLL_DSM_FRAC_CTL_0 … #define WCD9335_SB_FLL_DSM_FRAC_CTL_1 … #define WCD9335_SB_FLL_CONFIG_CTL_0 … #define WCD9335_SB_FLL_CONFIG_CTL_1 … #define WCD9335_SB_FLL_CONFIG_CTL_2 … #define WCD9335_SB_FLL_CONFIG_CTL_3 … #define WCD9335_SB_FLL_CONFIG_CTL_4 … #define WCD9335_SB_FLL_TEST_CTL_0 … #define WCD9335_SB_FLL_TEST_CTL_1 … #define WCD9335_SB_FLL_TEST_CTL_2 … #define WCD9335_SB_FLL_TEST_CTL_3 … #define WCD9335_SB_FLL_TEST_CTL_4 … #define WCD9335_SB_FLL_TEST_CTL_5 … #define WCD9335_SB_FLL_TEST_CTL_6 … #define WCD9335_SB_FLL_TEST_CTL_7 … #define WCD9335_SB_FLL_FREQ_CTL_0 … #define WCD9335_SB_FLL_FREQ_CTL_1 … #define WCD9335_SB_FLL_FREQ_CTL_2 … #define WCD9335_SB_FLL_FREQ_CTL_3 … #define WCD9335_SB_FLL_SSC_CTL_0 … #define WCD9335_SB_FLL_SSC_CTL_1 … #define WCD9335_SB_FLL_SSC_CTL_2 … #define WCD9335_SB_FLL_SSC_CTL_3 … #define WCD9335_SB_FLL_FLL_MODE … #define WCD9335_SB_FLL_STATUS_0 … #define WCD9335_SB_FLL_STATUS_1 … #define WCD9335_SB_FLL_STATUS_2 … #define WCD9335_SB_FLL_STATUS_3 … /* Page-2 Registers */ #define WCD9335_PAGE2_PAGE_REGISTER … #define WCD9335_CPE_SS_DMIC0_CTL … #define WCD9335_CPE_SS_DMIC1_CTL … #define WCD9335_CPE_SS_DMIC2_CTL … #define WCD9335_CPE_SS_DMIC_CFG … #define WCD9335_SOC_MAD_AUDIO_CTL_2 … /* Page-6 Registers */ #define WCD9335_PAGE6_PAGE_REGISTER … #define WCD9335_ANA_BIAS … #define WCD9335_ANA_BIAS_EN_MASK … #define WCD9335_ANA_BIAS_ENABLE … #define WCD9335_ANA_BIAS_DISABLE … #define WCD9335_ANA_BIAS_PRECHRG_EN_MASK … #define WCD9335_ANA_BIAS_PRECHRG_ENABLE … #define WCD9335_ANA_BIAS_PRECHRG_DISABLE … #define WCD9335_ANA_BIAS_PRECHRG_CTL_MODE … #define WCD9335_ANA_BIAS_PRECHRG_CTL_MODE_AUTO … #define WCD9335_ANA_BIAS_PRECHRG_CTL_MODE_MANUAL … #define WCD9335_ANA_CLK_TOP … #define WCD9335_ANA_CLK_MCLK_EN_MASK … #define WCD9335_ANA_CLK_MCLK_ENABLE … #define WCD9335_ANA_CLK_MCLK_DISABLE … #define WCD9335_ANA_CLK_MCLK_SRC_MASK … #define WCD9335_ANA_CLK_MCLK_SRC_RCO … #define WCD9335_ANA_CLK_MCLK_SRC_EXTERNAL … #define WCD9335_ANA_CLK_EXT_CLKBUF_EN_MASK … #define WCD9335_ANA_CLK_EXT_CLKBUF_ENABLE … #define WCD9335_ANA_CLK_EXT_CLKBUF_DISABLE … #define WCD9335_ANA_RCO … #define WCD9335_ANA_RCO_BG_EN_MASK … #define WCD9335_ANA_RCO_BG_ENABLE … #define WCD9335_ANA_BUCK_VOUT_D … #define WCD9335_ANA_BUCK_VOUT_MASK … #define WCD9335_ANA_BUCK_CTL … #define WCD9335_ANA_BUCK_CTL_VOUT_D_IREF_MASK … #define WCD9335_ANA_BUCK_CTL_VOUT_D_IREF_EXT … #define WCD9335_ANA_BUCK_CTL_VOUT_D_IREF_INT … #define WCD9335_ANA_BUCK_CTL_VOUT_D_VREF_MASK … #define WCD9335_ANA_BUCK_CTL_VOUT_D_VREF_EXT … #define WCD9335_ANA_BUCK_CTL_VOUT_D_VREF_INT … #define WCD9335_ANA_BUCK_CTL_RAMP_START_MASK … #define WCD9335_ANA_BUCK_CTL_RAMP_START_ENABLE … #define WCD9335_ANA_BUCK_CTL_RAMP_START_DISABLE … #define WCD9335_ANA_RX_SUPPLIES … #define WCD9335_ANA_RX_BIAS_ENABLE_MASK … #define WCD9335_ANA_RX_BIAS_ENABLE … #define WCD9335_ANA_RX_BIAS_DISABLE … #define WCD9335_ANA_HPH … #define WCD9335_ANA_EAR … #define WCD9335_ANA_LO_1_2 … #define WCD9335_ANA_LO_3_4 … #define WCD9335_ANA_AMIC1 … #define WCD9335_ANA_AMIC2 … #define WCD9335_ANA_AMIC3 … #define WCD9335_ANA_AMIC4 … #define WCD9335_ANA_AMIC5 … #define WCD9335_ANA_AMIC6 … #define WCD9335_ANA_MBHC_MECH … #define WCD9335_MBHC_L_DET_EN_MASK … #define WCD9335_MBHC_L_DET_EN … #define WCD9335_MBHC_GND_DET_EN_MASK … #define WCD9335_MBHC_MECH_DETECT_TYPE_MASK … #define WCD9335_MBHC_MECH_DETECT_TYPE_SHIFT … #define WCD9335_MBHC_HPHL_PLUG_TYPE_MASK … #define WCD9335_MBHC_HPHL_PLUG_TYPE_NO … #define WCD9335_MBHC_GND_PLUG_TYPE_MASK … #define WCD9335_MBHC_GND_PLUG_TYPE_NO … #define WCD9335_MBHC_HSL_PULLUP_COMP_EN … #define WCD9335_MBHC_HPHL_100K_TO_GND_EN … #define WCD9335_ANA_MBHC_ELECT … #define WCD9335_ANA_MBHC_BD_ISRC_CTL_MASK … #define WCD9335_ANA_MBHC_BD_ISRC_100UA … #define WCD9335_ANA_MBHC_BD_ISRC_OFF … #define WCD9335_ANA_MBHC_BIAS_EN_MASK … #define WCD9335_ANA_MBHC_BIAS_EN … #define WCD9335_ANA_MBHC_ZDET … #define WCD9335_ANA_MBHC_RESULT_1 … #define WCD9335_ANA_MBHC_RESULT_2 … #define WCD9335_ANA_MBHC_RESULT_3 … #define WCD9335_MBHC_BTN_RESULT_MASK … #define WCD9335_ANA_MBHC_BTN0 … #define WCD9335_ANA_MBHC_BTN1 … #define WCD9335_ANA_MBHC_BTN2 … #define WCD9335_ANA_MBHC_BTN3 … #define WCD9335_ANA_MBHC_BTN4 … #define WCD9335_ANA_MBHC_BTN5 … #define WCD9335_ANA_MBHC_BTN6 … #define WCD9335_ANA_MBHC_BTN7 … #define WCD9335_ANA_MICB1 … #define WCD9335_ANA_MICB2 … #define WCD9335_ANA_MICB2_ENABLE … #define WCD9335_ANA_MICB2_RAMP … #define WCD9335_ANA_MICB3 … #define WCD9335_ANA_MICB4 … #define WCD9335_ANA_VBADC … #define WCD9335_BIAS_VBG_FINE_ADJ … #define WCD9335_RCO_CTRL_2 … #define WCD9335_SIDO_SIDO_CCL_2 … #define WCD9335_SIDO_SIDO_CCL_4 … #define WCD9335_SIDO_SIDO_CCL_8 … #define WCD9335_SIDO_SIDO_CCL_10 … #define WCD9335_SIDO_SIDO_CCL_10_ICHARG_PWR_SEL_C320FF … /* Comparator 1 and 2 Bias current at 1P0UA with start pulse width of C320FF */ #define WCD9335_SIDO_SIDO_CCL_DEF_VALUE … #define WCD9335_SIDO_SIDO_TEST_2 … #define WCD9335_MBHC_CTL_1 … #define WCD9335_MBHC_BTN_DBNC_MASK … #define WCD9335_MBHC_BTN_DBNC_T_16_MS … #define WCD9335_MBHC_CTL_RCO_EN_MASK … #define WCD9335_MBHC_CTL_RCO_EN … #define WCD9335_MBHC_CTL_2 … #define WCD9335_MBHC_HS_VREF_CTL_MASK … #define WCD9335_MBHC_HS_VREF_1P5_V … #define WCD9335_MBHC_PLUG_DETECT_CTL … #define WCD9335_MBHC_HSDET_PULLUP_CTL_MASK … #define WCD9335_MBHC_HSDET_PULLUP_CTL_SHIFT … #define WCD9335_MBHC_HSDET_PULLUP_CTL_1_2P0_UA … #define WCD9335_MBHC_DBNC_TIMER_INSREM_DBNC_T_96_MS … #define WCD9335_MBHC_ZDET_RAMP_CTL … #define WCD9335_VBADC_IBIAS_FE … #define WCD9335_FLYBACK_CTRL_1 … #define WCD9335_RX_BIAS_HPH_PA … #define WCD9335_RX_BIAS_HPH_PA_AMP_5_UA_MASK … #define WCD9335_RX_BIAS_HPH_RDACBUFF_CNP2 … #define WCD9335_RX_BIAS_HPH_RDAC_LDO … #define WCD9335_RX_BIAS_FLYB_BUFF … #define WCD9335_RX_BIAS_FLYB_VPOS_5_UA_MASK … #define WCD9335_RX_BIAS_FLYB_I_0P0_UA … #define WCD9335_RX_BIAS_FLYB_VNEG_5_UA_MASK … #define WCD9335_RX_BIAS_FLYB_MID_RST … #define WCD9335_HPH_CNP_WG_CTL … #define WCD9335_HPH_CNP_WG_CTL_CURR_LDIV_MASK … #define WCD9335_HPH_CNP_WG_CTL_CURR_LDIV_RATIO_500 … #define WCD9335_HPH_CNP_WG_CTL_CURR_LDIV_RATIO_1000 … #define WCD9335_HPH_OCP_CTL … #define WCD9335_HPH_AUTO_CHOP … #define WCD9335_HPH_AUTO_CHOP_MASK … #define WCD9335_HPH_AUTO_CHOP_FORCE_ENABLE … #define WCD9335_HPH_AUTO_CHOP_ENABLE_BY_CMPDR_GAIN … #define WCD9335_HPH_PA_CTL1 … #define WCD9335_HPH_PA_GM3_IB_SCALE_MASK … #define WCD9335_HPH_PA_CTL2 … #define WCD9335_HPH_PA_CTL2_FORCE_PSRREH_MASK … #define WCD9335_HPH_PA_CTL2_FORCE_PSRREH_ENABLE … #define WCD9335_HPH_PA_CTL2_FORCE_PSRREH_DISABLE … #define WCD9335_HPH_PA_CTL2_FORCE_IQCTRL_MASK … #define WCD9335_HPH_PA_CTL2_FORCE_IQCTRL_ENABLE … #define WCD9335_HPH_PA_CTL2_FORCE_IQCTRL_DISABLE … #define WCD9335_HPH_PA_CTL2_HPH_PSRR_ENH_MASK … #define WCD9335_HPH_PA_CTL2_HPH_PSRR_ENABLE … #define WCD9335_HPH_PA_CTL2_HPH_PSRR_DISABLE … #define WCD9335_HPH_L_EN … #define WCD9335_HPH_CONST_SEL_L_MASK … #define WCD9335_HPH_CONST_SEL_L_BYPASS … #define WCD9335_HPH_CONST_SEL_L_LP_PATH … #define WCD9335_HPH_CONST_SEL_L_HQ_PATH … #define WCD9335_HPH_PA_GAIN_MASK … #define WCD9335_HPH_GAIN_SRC_SEL_MASK … #define WCD9335_HPH_GAIN_SRC_SEL_COMPANDER … #define WCD9335_HPH_GAIN_SRC_SEL_REGISTER … #define WCD9335_HPH_L_TEST … #define WCD9335_HPH_R_EN … #define WCD9335_HPH_R_TEST … #define WCD9335_HPH_R_ATEST … #define WCD9335_HPH_RDAC_LDO_CTL … #define WCD9335_HPH_RDAC_N1P65_LD_OUTCTL_MASK … #define WCD9335_HPH_RDAC_N1P65_LD_OUTCTL_V_N1P60 … #define WCD9335_HPH_RDAC_1P65_LD_OUTCTL_MASK … #define WCD9335_HPH_RDAC_1P65_LD_OUTCTL_V_N1P60 … #define WCD9335_HPH_REFBUFF_LP_CTL … #define WCD9335_HPH_L_DAC_CTL … #define WCD9335_HPH_DAC_LDO_POWERMODE_MASK … #define WCD9335_HPH_DAC_LDO_POWERMODE_LOWPOWER … #define WCD9335_HPH_DAC_LDO_POWERMODE_UHQA … #define WCD9335_HPH_DAC_LDO_UHQA_OV_MASK … #define WCD9335_HPH_DAC_LDO_UHQA_OV_ENABLE … #define WCD9335_HPH_DAC_LDO_UHQA_OV_DISABLE … #define WCD9335_EAR_CMBUFF … #define WCD9335_DIFF_LO_LO2_COMPANDER … #define WCD9335_DIFF_LO_LO1_COMPANDER … #define WCD9335_DIFF_LO_COM_SWCAP_REFBUF_FREQ … #define WCD9335_DIFF_LO_COM_PA_FREQ … #define WCD9335_SE_LO_LO3_GAIN … #define WCD9335_SE_LO_LO3_CTRL … #define WCD9335_SE_LO_LO4_GAIN … /* Page-10 Registers */ #define WCD9335_CDC_TX0_TX_PATH_CTL … #define WCD9335_CDC_TX_PATH_CTL_PCM_RATE_MASK … #define WCD9335_CDC_TX_PATH_CTL(dec) … #define WCD9335_CDC_TX0_TX_PATH_CFG0 … #define WCD9335_CDC_TX_ADC_AMIC_DMIC_SEL_MASK … #define WCD9335_CDC_TX_ADC_DMIC_SEL … #define WCD9335_CDC_TX_ADC_AMIC_SEL … #define WCD9335_CDC_TX0_TX_VOL_CTL … #define WCD9335_CDC_TX0_TX_PATH_SEC2 … #define WCD9335_CDC_TX0_TX_PATH_SEC7 … #define WCD9335_CDC_TX1_TX_PATH_CTL … #define WCD9335_CDC_TX1_TX_PATH_CFG0 … #define WCD9335_CDC_TX2_TX_PATH_CTL … #define WCD9335_CDC_TX2_TX_PATH_CFG0 … #define WCD9335_CDC_TX2_TX_VOL_CTL … #define WCD9335_CDC_TX3_TX_PATH_CTL … #define WCD9335_CDC_TX3_TX_PATH_CFG0 … #define WCD9335_CDC_TX3_TX_VOL_CTL … #define WCD9335_CDC_TX4_TX_PATH_CTL … #define WCD9335_CDC_TX4_TX_PATH_CFG0 … #define WCD9335_CDC_TX4_TX_VOL_CTL … #define WCD9335_CDC_TX5_TX_PATH_CTL … #define WCD9335_CDC_TX5_TX_PATH_CFG0 … #define WCD9335_CDC_TX5_TX_VOL_CTL … #define WCD9335_CDC_TX6_TX_PATH_CTL … #define WCD9335_CDC_TX6_TX_PATH_CFG0 … #define WCD9335_CDC_TX6_TX_VOL_CTL … #define WCD9335_CDC_TX7_TX_PATH_CTL … #define WCD9335_CDC_TX7_TX_PATH_CFG0 … #define WCD9335_CDC_TX7_TX_VOL_CTL … #define WCD9335_CDC_TX8_TX_PATH_CTL … #define WCD9335_CDC_TX8_TX_PATH_CFG0 … #define WCD9335_CDC_TX8_TX_VOL_CTL … #define WCD9335_CDC_TX9_SPKR_PROT_PATH_CFG0 … #define WCD9335_CDC_TX10_SPKR_PROT_PATH_CFG0 … #define WCD9335_CDC_TX11_SPKR_PROT_PATH_CFG0 … #define WCD9335_CDC_TX12_SPKR_PROT_PATH_CFG0 … /* Page-11 Registers */ #define WCD9335_PAGE11_PAGE_REGISTER … #define WCD9335_CDC_COMPANDER1_CTL0 … #define WCD9335_CDC_COMPANDER1_CTL(c) … #define WCD9335_CDC_COMPANDER_CLK_EN_MASK … #define WCD9335_CDC_COMPANDER_CLK_ENABLE … #define WCD9335_CDC_COMPANDER_CLK_DISABLE … #define WCD9335_CDC_COMPANDER_SOFT_RST_MASK … #define WCD9335_CDC_COMPANDER_SOFT_RST_ENABLE … #define WCD9335_CDC_COMPANDER_SOFT_RST_DISABLE … #define WCD9335_CDC_COMPANDER_HALT_MASK … #define WCD9335_CDC_COMPANDER_HALT … #define WCD9335_CDC_COMPANDER_NOHALT … #define WCD9335_CDC_COMPANDER7_CTL3 … #define WCD9335_CDC_COMPANDER7_CTL7 … #define WCD9335_CDC_COMPANDER8_CTL3 … #define WCD9335_CDC_COMPANDER8_CTL7 … #define WCD9335_CDC_RX0_RX_PATH_CTL … #define WCD9335_CDC_RX_PGA_MUTE_EN_MASK … #define WCD9335_CDC_RX_PGA_MUTE_ENABLE … #define WCD9335_CDC_RX_PGA_MUTE_DISABLE … #define WCD9335_CDC_RX_CLK_EN_MASK … #define WCD9335_CDC_RX_CLK_ENABLE … #define WCD9335_CDC_RX_CLK_DISABLE … #define WCD9335_CDC_RX_RESET_MASK … #define WCD9335_CDC_RX_RESET_ENABLE … #define WCD9335_CDC_RX_RESET_DISABLE … #define WCD9335_CDC_RX_PATH_CTL(rx) … #define WCD9335_CDC_RX0_RX_PATH_CFG0 … #define WCD9335_CDC_RX0_RX_PATH_CFG1 … #define WCD9335_CDC_RX0_RX_PATH_CFG2 … #define WCD9335_CDC_RX0_RX_VOL_CTL … #define WCD9335_CDC_RX0_RX_PATH_MIX_CTL … #define WCD9335_CDC_MIX_PCM_RATE_MASK … #define WCD9335_CDC_RX_PATH_MIX_CTL(rx) … #define WCD9335_CDC_RX0_RX_PATH_MIX_CFG … #define WCD9335_CDC_RX0_RX_VOL_MIX_CTL … #define WCD9335_CDC_RX0_RX_PATH_SEC0 … #define WCD9335_CDC_RX0_RX_PATH_SEC7 … #define WCD9335_CDC_RX0_RX_PATH_MIX_SEC0 … #define WCD9335_CDC_RX1_RX_PATH_CTL … #define WCD9335_CDC_RX1_RX_PATH_CFG0 … #define WCD9335_CDC_RX1_RX_PATH_CFG(c) … #define WCD9335_CDC_RX_PATH_CFG_CMP_EN_MASK … #define WCD9335_CDC_RX_PATH_CFG_CMP_ENABLE … #define WCD9335_CDC_RX_PATH_CFG_CMP_DISABLE … #define WCD9335_CDC_RX_PATH_CFG_HD2_EN_MASK … #define WCD9335_CDC_RX_PATH_CFG_HD2_ENABLE … #define WCD9335_CDC_RX_PATH_CFG_HD2_DISABLE … #define WCD9335_CDC_RX_PATH_CFG0_DLY_ZN_EN_MASK … #define WCD9335_CDC_RX_PATH_CFG0_DLY_ZN_EN … #define WCD9335_CDC_RX_PATH_CFG0_DLY_ZN_DISABLE … #define WCD9335_CDC_RX1_RX_PATH_CFG2 … #define WCD9335_CDC_RX1_RX_VOL_CTL … #define WCD9335_CDC_RX1_RX_PATH_MIX_CTL … #define WCD9335_CDC_RX1_RX_PATH_MIX_CFG … #define WCD9335_CDC_RX1_RX_VOL_MIX_CTL … #define WCD9335_CDC_RX1_RX_PATH_SEC0 … #define WCD9335_CDC_RX1_RX_PATH_SEC3 … #define WCD9335_CDC_RX_PATH_SEC_HD2_SCALE_MASK … #define WCD9335_CDC_RX_PATH_SEC_HD2_SCALE_2 … #define WCD9335_CDC_RX_PATH_SEC_HD2_SCALE_1 … #define WCD9335_CDC_RX_PATH_SEC_HD2_ALPHA_MASK … #define WCD9335_CDC_RX_PATH_SEC_HD2_ALPHA_0P2500 … #define WCD9335_CDC_RX_PATH_SEC_HD2_ALPHA_0P0000 … #define WCD9335_CDC_RX2_RX_PATH_CTL … #define WCD9335_CDC_RX2_RX_PATH_CFG0 … #define WCD9335_CDC_RX2_RX_PATH_CFG2 … #define WCD9335_CDC_RX2_RX_VOL_CTL … #define WCD9335_CDC_RX2_RX_PATH_MIX_CTL … #define WCD9335_CDC_RX2_RX_PATH_MIX_CFG … #define WCD9335_CDC_RX2_RX_VOL_MIX_CTL … #define WCD9335_CDC_RX2_RX_PATH_SEC0 … #define WCD9335_CDC_RX_PATH_DEM_INP_SEL_MASK … #define WCD9335_CDC_RX2_RX_PATH_SEC3 … #define WCD9335_CDC_RX3_RX_PATH_CTL … #define WCD9335_CDC_RX3_RX_PATH_CFG0 … #define WCD9335_CDC_RX3_RX_PATH_CFG2 … #define WCD9335_CDC_RX3_RX_VOL_CTL … #define WCD9335_CDC_RX3_RX_PATH_MIX_CTL … #define WCD9335_CDC_RX3_RX_PATH_MIX_CFG … #define WCD9335_CDC_RX3_RX_VOL_MIX_CTL … #define WCD9335_CDC_RX4_RX_PATH_CTL … #define WCD9335_CDC_RX4_RX_PATH_CFG0 … #define WCD9335_CDC_RX4_RX_PATH_CFG2 … #define WCD9335_CDC_RX4_RX_VOL_CTL … #define WCD9335_CDC_RX4_RX_PATH_MIX_CTL … #define WCD9335_CDC_RX4_RX_PATH_MIX_CFG … #define WCD9335_CDC_RX4_RX_VOL_MIX_CTL … #define WCD9335_CDC_RX5_RX_PATH_CTL … #define WCD9335_CDC_RX5_RX_PATH_CFG0 … #define WCD9335_CDC_RX5_RX_PATH_CFG2 … #define WCD9335_CDC_RX5_RX_VOL_CTL … #define WCD9335_CDC_RX5_RX_PATH_MIX_CTL … #define WCD9335_CDC_RX5_RX_PATH_MIX_CFG … #define WCD9335_CDC_RX5_RX_VOL_MIX_CTL … #define WCD9335_CDC_RX6_RX_PATH_CTL … #define WCD9335_CDC_RX6_RX_PATH_CFG0 … #define WCD9335_CDC_RX6_RX_PATH_CFG2 … #define WCD9335_CDC_RX6_RX_VOL_CTL … #define WCD9335_CDC_RX6_RX_PATH_MIX_CTL … #define WCD9335_CDC_RX6_RX_PATH_MIX_CFG … #define WCD9335_CDC_RX6_RX_VOL_MIX_CTL … #define WCD9335_CDC_RX7_RX_PATH_CTL … #define WCD9335_CDC_RX7_RX_PATH_CFG0 … #define WCD9335_CDC_RX7_RX_PATH_CFG1 … #define WCD9335_CDC_RX7_RX_PATH_CFG2 … #define WCD9335_CDC_RX7_RX_VOL_CTL … #define WCD9335_CDC_RX7_RX_PATH_MIX_CTL … #define WCD9335_CDC_RX7_RX_PATH_MIX_CFG … #define WCD9335_CDC_RX7_RX_VOL_MIX_CTL … #define WCD9335_CDC_RX8_RX_PATH_CTL … #define WCD9335_CDC_RX8_RX_PATH_CFG0 … #define WCD9335_CDC_RX8_RX_PATH_CFG1 … #define WCD9335_CDC_RX8_RX_PATH_CFG2 … #define WCD9335_CDC_RX8_RX_VOL_CTL … #define WCD9335_CDC_RX8_RX_PATH_MIX_CTL … #define WCD9335_CDC_RX8_RX_PATH_MIX_CFG … #define WCD9335_CDC_RX8_RX_VOL_MIX_CTL … /* Page-12 Registers */ #define WCD9335_PAGE12_PAGE_REGISTER … #define WCD9335_CDC_CLSH_K2_MSB … #define WCD9335_CDC_CLSH_K2_LSB … #define WCD9335_CDC_BOOST0_BOOST_CTL … #define WCD9335_CDC_BOOST0_BOOST_CFG1 … #define WCD9335_CDC_BOOST0_BOOST_CFG2 … #define WCD9335_CDC_BOOST1_BOOST_CTL … #define WCD9335_CDC_BOOST1_BOOST_CFG1 … #define WCD9335_CDC_BOOST1_BOOST_CFG2 … /* Page-13 Registers */ #define WCD9335_PAGE13_PAGE_REGISTER … #define WCD9335_CDC_RX_INP_MUX_RX_INT0_CFG0 … #define WCD9335_CDC_RX_INP_MUX_RX_INT_CFG0(i) … #define WCD9335_CDC_RX_INP_MUX_RX_INT0_CFG1 … #define WCD9335_CDC_RX_INP_MUX_RX_INT_SEL_MASK … #define WCD9335_CDC_RX_INP_MUX_RX_INT_CFG1(i) … #define WCD9335_CDC_RX_INP_MUX_RX_INT1_CFG0 … #define WCD9335_CDC_RX_INP_MUX_RX_INT1_CFG1 … #define WCD9335_CDC_RX_INP_MUX_RX_INT2_CFG0 … #define WCD9335_CDC_RX_INP_MUX_RX_INT2_CFG1 … #define WCD9335_CDC_RX_INP_MUX_RX_INT3_CFG0 … #define WCD9335_CDC_RX_INP_MUX_RX_INT3_CFG1 … #define WCD9335_CDC_RX_INP_MUX_RX_INT4_CFG0 … #define WCD9335_CDC_RX_INP_MUX_RX_INT4_CFG1 … #define WCD9335_CDC_RX_INP_MUX_RX_INT5_CFG0 … #define WCD9335_CDC_RX_INP_MUX_RX_INT5_CFG1 … #define WCD9335_CDC_RX_INP_MUX_RX_INT6_CFG0 … #define WCD9335_CDC_RX_INP_MUX_RX_INT6_CFG1 … #define WCD9335_CDC_RX_INP_MUX_RX_INT7_CFG0 … #define WCD9335_CDC_RX_INP_MUX_RX_INT7_CFG1 … #define WCD9335_CDC_RX_INP_MUX_RX_INT8_CFG0 … #define WCD9335_CDC_RX_INP_MUX_RX_INT8_CFG1 … #define WCD9335_CDC_TX_INP_MUX_ADC_MUX0_CFG0 … #define WCD9335_CDC_TX_INP_MUX_ADC_MUX0_CFG1 … #define WCD9335_CDC_TX_INP_MUX_ADC_MUX1_CFG0 … #define WCD9335_CDC_TX_INP_MUX_ADC_MUX1_CFG1 … #define WCD9335_CDC_TX_INP_MUX_ADC_MUX2_CFG0 … #define WCD9335_CDC_TX_INP_MUX_ADC_MUX2_CFG1 … #define WCD9335_CDC_TX_INP_MUX_ADC_MUX3_CFG0 … #define WCD9335_CDC_TX_INP_MUX_ADC_MUX3_CFG1 … #define WCD9335_CDC_TX_INP_MUX_ADC_MUX4_CFG0 … #define WCD9335_CDC_TX_INP_MUX_SEL_AMIC … #define WCD9335_CDC_TX_INP_MUX_SEL_DMIC … #define WCD9335_CDC_TX_INP_MUX_ADC_MUX5_CFG0 … #define WCD9335_CDC_TX_INP_MUX_ADC_MUX6_CFG0 … #define WCD9335_CDC_TX_INP_MUX_ADC_MUX7_CFG0 … #define WCD9335_CDC_TX_INP_MUX_ADC_MUX8_CFG0 … #define WCD9335_CDC_TX_INP_MUX_ADC_MUX10_CFG0 … #define WCD9335_CDC_TX_INP_MUX_ADC_MUX11_CFG0 … #define WCD9335_CDC_TX_INP_MUX_ADC_MUX12_CFG0 … #define WCD9335_CDC_TX_INP_MUX_ADC_MUX13_CFG0 … #define WCD9335_CDC_IF_ROUTER_TX_MUX_CFG0 … #define WCD9335_CDC_IF_ROUTER_TX_MUX_CFG1 … #define WCD9335_CDC_IF_ROUTER_TX_MUX_CFG2 … #define WCD9335_CDC_IF_ROUTER_TX_MUX_CFG3 … #define WCD9335_CDC_CLK_RST_CTRL_MCLK_CONTROL … #define WCD9335_CDC_CLK_RST_CTRL_MCLK_EN_MASK … #define WCD9335_CDC_CLK_RST_CTRL_MCLK_ENABLE … #define WCD9335_CDC_CLK_RST_CTRL_MCLK_DISABLE … #define WCD9335_CDC_CLK_RST_CTRL_FS_CNT_CONTROL … #define WCD9335_CDC_CLK_RST_CTRL_FS_CNT_EN_MASK … #define WCD9335_CDC_CLK_RST_CTRL_FS_CNT_ENABLE … #define WCD9335_CDC_CLK_RST_CTRL_FS_CNT_DISABLE … #define WCD9335_CDC_TOP_TOP_CFG1 … #define WCD9335_MAX_REGISTER … #define WCD9335_SEL_REGISTER … /* SLIMBUS Slave Registers */ #define WCD9335_SLIM_PGD_PORT_INT_EN0 … #define WCD9335_SLIM_PGD_PORT_INT_STATUS_RX_0 … #define WCD9335_SLIM_PGD_PORT_INT_STATUS_RX_1 … #define WCD9335_SLIM_PGD_PORT_INT_STATUS_TX_0 … #define WCD9335_SLIM_PGD_PORT_INT_STATUS_TX_1 … #define WCD9335_SLIM_PGD_PORT_INT_CLR_RX_0 … #define WCD9335_SLIM_PGD_PORT_INT_CLR_RX_1 … #define WCD9335_SLIM_PGD_PORT_INT_CLR_TX_0 … #define WCD9335_SLIM_PGD_PORT_INT_CLR_TX_1 … #define WCD9335_SLIM_PGD_PORT_INT_RX_SOURCE0 … #define WCD9335_SLIM_PGD_PORT_INT_TX_SOURCE0 … #define WCD9335_SLIM_PGD_RX_PORT_CFG(p) … #define WCD9335_SLIM_PGD_PORT_CFG(p) … #define WCD9335_SLIM_PGD_TX_PORT_CFG(p) … #define WCD9335_SLIM_PGD_PORT_INT_SRC(p) … #define WCD9335_SLIM_PGD_PORT_INT_STATUS(p) … #define WCD9335_SLIM_PGD_TX_PORT_MULTI_CHNL_0(p) … /* ports range from 10-16 */ #define WCD9335_SLIM_PGD_TX_PORT_MULTI_CHNL_1(p) … #define WCD9335_SLIM_PGD_RX_PORT_MULTI_CHNL_0(p) … #define WCD9335_IRQ_SLIMBUS … #define WCD9335_IRQ_MBHC_SW_DET … #define WCD9335_IRQ_MBHC_ELECT_INS_REM_DET … #define WCD9335_IRQ_MBHC_BUTTON_PRESS_DET … #define WCD9335_IRQ_MBHC_BUTTON_RELEASE_DET … #define WCD9335_IRQ_MBHC_ELECT_INS_REM_LEG_DET … #define SLIM_MANF_ID_QCOM … #define SLIM_PROD_CODE_WCD9335 … #define WCD9335_VERSION_2_0 … #define WCD9335_MAX_SUPPLY … #endif /* __WCD9335_H__ */
Codebase Browser
linux