/* SPDX-License-Identifier: GPL-2.0+ */ /* * AMD ACP 3.0 Register Documentation * * Copyright 2016 Advanced Micro Devices, Inc. */ #ifndef _acp_ip_OFFSET_HEADER #define _acp_ip_OFFSET_HEADER // Registers from ACP_DMA block #define mmACP_DMA_CNTL_0 … #define mmACP_DMA_CNTL_1 … #define mmACP_DMA_CNTL_2 … #define mmACP_DMA_CNTL_3 … #define mmACP_DMA_CNTL_4 … #define mmACP_DMA_CNTL_5 … #define mmACP_DMA_CNTL_6 … #define mmACP_DMA_CNTL_7 … #define mmACP_DMA_DSCR_STRT_IDX_0 … #define mmACP_DMA_DSCR_STRT_IDX_1 … #define mmACP_DMA_DSCR_STRT_IDX_2 … #define mmACP_DMA_DSCR_STRT_IDX_3 … #define mmACP_DMA_DSCR_STRT_IDX_4 … #define mmACP_DMA_DSCR_STRT_IDX_5 … #define mmACP_DMA_DSCR_STRT_IDX_6 … #define mmACP_DMA_DSCR_STRT_IDX_7 … #define mmACP_DMA_DSCR_CNT_0 … #define mmACP_DMA_DSCR_CNT_1 … #define mmACP_DMA_DSCR_CNT_2 … #define mmACP_DMA_DSCR_CNT_3 … #define mmACP_DMA_DSCR_CNT_4 … #define mmACP_DMA_DSCR_CNT_5 … #define mmACP_DMA_DSCR_CNT_6 … #define mmACP_DMA_DSCR_CNT_7 … #define mmACP_DMA_PRIO_0 … #define mmACP_DMA_PRIO_1 … #define mmACP_DMA_PRIO_2 … #define mmACP_DMA_PRIO_3 … #define mmACP_DMA_PRIO_4 … #define mmACP_DMA_PRIO_5 … #define mmACP_DMA_PRIO_6 … #define mmACP_DMA_PRIO_7 … #define mmACP_DMA_CUR_DSCR_0 … #define mmACP_DMA_CUR_DSCR_1 … #define mmACP_DMA_CUR_DSCR_2 … #define mmACP_DMA_CUR_DSCR_3 … #define mmACP_DMA_CUR_DSCR_4 … #define mmACP_DMA_CUR_DSCR_5 … #define mmACP_DMA_CUR_DSCR_6 … #define mmACP_DMA_CUR_DSCR_7 … #define mmACP_DMA_CUR_TRANS_CNT_0 … #define mmACP_DMA_CUR_TRANS_CNT_1 … #define mmACP_DMA_CUR_TRANS_CNT_2 … #define mmACP_DMA_CUR_TRANS_CNT_3 … #define mmACP_DMA_CUR_TRANS_CNT_4 … #define mmACP_DMA_CUR_TRANS_CNT_5 … #define mmACP_DMA_CUR_TRANS_CNT_6 … #define mmACP_DMA_CUR_TRANS_CNT_7 … #define mmACP_DMA_ERR_STS_0 … #define mmACP_DMA_ERR_STS_1 … #define mmACP_DMA_ERR_STS_2 … #define mmACP_DMA_ERR_STS_3 … #define mmACP_DMA_ERR_STS_4 … #define mmACP_DMA_ERR_STS_5 … #define mmACP_DMA_ERR_STS_6 … #define mmACP_DMA_ERR_STS_7 … #define mmACP_DMA_DESC_BASE_ADDR … #define mmACP_DMA_DESC_MAX_NUM_DSCR … #define mmACP_DMA_CH_STS … #define mmACP_DMA_CH_GROUP … #define mmACP_DMA_CH_RST_STS … // Registers from ACP_AXI2AXIATU block #define mmACPAXI2AXI_ATU_PAGE_SIZE_GRP_1 … #define mmACPAXI2AXI_ATU_BASE_ADDR_GRP_1 … #define mmACPAXI2AXI_ATU_PAGE_SIZE_GRP_2 … #define mmACPAXI2AXI_ATU_BASE_ADDR_GRP_2 … #define mmACPAXI2AXI_ATU_PAGE_SIZE_GRP_3 … #define mmACPAXI2AXI_ATU_BASE_ADDR_GRP_3 … #define mmACPAXI2AXI_ATU_PAGE_SIZE_GRP_4 … #define mmACPAXI2AXI_ATU_BASE_ADDR_GRP_4 … #define mmACPAXI2AXI_ATU_PAGE_SIZE_GRP_5 … #define mmACPAXI2AXI_ATU_BASE_ADDR_GRP_5 … #define mmACPAXI2AXI_ATU_PAGE_SIZE_GRP_6 … #define mmACPAXI2AXI_ATU_BASE_ADDR_GRP_6 … #define mmACPAXI2AXI_ATU_PAGE_SIZE_GRP_7 … #define mmACPAXI2AXI_ATU_BASE_ADDR_GRP_7 … #define mmACPAXI2AXI_ATU_PAGE_SIZE_GRP_8 … #define mmACPAXI2AXI_ATU_BASE_ADDR_GRP_8 … #define mmACPAXI2AXI_ATU_CTRL … // Registers from ACP_CLKRST block #define mmACP_SOFT_RESET … #define mmACP_CONTROL … #define mmACP_STATUS … #define mmACP_DSP0_OCD_HALT_ON_RST … #define mmACP_DYNAMIC_CG_MASTER_CONTROL … // Registers from ACP_MISC block #define mmACP_EXTERNAL_INTR_ENB … #define mmACP_EXTERNAL_INTR_CNTL … #define mmACP_EXTERNAL_INTR_STAT … #define mmACP_DSP0_INTR_CNTL … #define mmACP_DSP0_INTR_STAT … #define mmACP_DSP_SW_INTR_CNTL … #define mmACP_DSP_SW_INTR_STAT … #define mmACP_SW_INTR_TRIG … #define mmACP_SMU_MAILBOX … #define mmDSP_INTERRUPT_ROUTING_CTRL … #define mmACP_DSP0_WATCHDOG_TIMER_CNTL … #define mmACP_DSP0_EXT_TIMER1_CNTL … #define mmACP_DSP0_EXT_TIMER2_CNTL … #define mmACP_DSP0_EXT_TIMER3_CNTL … #define mmACP_DSP0_EXT_TIMER4_CNTL … #define mmACP_DSP0_EXT_TIMER5_CNTL … #define mmACP_DSP0_EXT_TIMER6_CNTL … #define mmACP_DSP0_EXT_TIMER1_CURR_VALUE … #define mmACP_DSP0_EXT_TIMER2_CURR_VALUE … #define mmACP_DSP0_EXT_TIMER3_CURR_VALUE … #define mmACP_DSP0_EXT_TIMER4_CURR_VALUE … #define mmACP_DSP0_EXT_TIMER5_CURR_VALUE … #define mmACP_DSP0_EXT_TIMER6_CURR_VALUE … #define mmACP_FW_STATUS … #define mmACP_TIMER … #define mmACP_TIMER_CNTL … #define mmACP_PGMEM_CTRL … #define mmACP_ERROR_STATUS … #define mmACP_SW_I2S_ERROR_REASON … #define mmACP_MEM_PG_STS … // Registers from ACP_PGFSM block #define mmACP_I2S_PIN_CONFIG … #define mmACP_PAD_PULLUP_PULLDOWN_CTRL … #define mmACP_PAD_DRIVE_STRENGTH_CTRL … #define mmACP_SW_PAD_KEEPER_EN … #define mmACP_SW_WAKE_EN … #define mmACP_I2S_WAKE_EN … #define mmACP_PME_EN … #define mmACP_PGFSM_CONTROL … #define mmACP_PGFSM_STATUS … // Registers from ACP_SCRATCH block #define mmACP_SCRATCH_REG_0 … #define mmACP_SCRATCH_REG_1 … #define mmACP_SCRATCH_REG_2 … #define mmACP_SCRATCH_REG_3 … #define mmACP_SCRATCH_REG_4 … #define mmACP_SCRATCH_REG_5 … #define mmACP_SCRATCH_REG_6 … #define mmACP_SCRATCH_REG_7 … #define mmACP_SCRATCH_REG_8 … #define mmACP_SCRATCH_REG_9 … #define mmACP_SCRATCH_REG_10 … #define mmACP_SCRATCH_REG_11 … #define mmACP_SCRATCH_REG_12 … #define mmACP_SCRATCH_REG_13 … #define mmACP_SCRATCH_REG_14 … #define mmACP_SCRATCH_REG_15 … #define mmACP_SCRATCH_REG_16 … #define mmACP_SCRATCH_REG_17 … #define mmACP_SCRATCH_REG_18 … #define mmACP_SCRATCH_REG_19 … #define mmACP_SCRATCH_REG_20 … #define mmACP_SCRATCH_REG_21 … #define mmACP_SCRATCH_REG_22 … #define mmACP_SCRATCH_REG_23 … #define mmACP_SCRATCH_REG_24 … #define mmACP_SCRATCH_REG_25 … #define mmACP_SCRATCH_REG_26 … #define mmACP_SCRATCH_REG_27 … #define mmACP_SCRATCH_REG_28 … #define mmACP_SCRATCH_REG_29 … #define mmACP_SCRATCH_REG_30 … #define mmACP_SCRATCH_REG_31 … #define mmACP_SCRATCH_REG_32 … #define mmACP_SCRATCH_REG_33 … #define mmACP_SCRATCH_REG_34 … #define mmACP_SCRATCH_REG_35 … #define mmACP_SCRATCH_REG_36 … #define mmACP_SCRATCH_REG_37 … #define mmACP_SCRATCH_REG_38 … #define mmACP_SCRATCH_REG_39 … #define mmACP_SCRATCH_REG_40 … #define mmACP_SCRATCH_REG_41 … #define mmACP_SCRATCH_REG_42 … #define mmACP_SCRATCH_REG_43 … #define mmACP_SCRATCH_REG_44 … #define mmACP_SCRATCH_REG_45 … #define mmACP_SCRATCH_REG_46 … #define mmACP_SCRATCH_REG_47 … #define mmACP_SCRATCH_REG_48 … #define mmACP_SCRATCH_REG_49 … #define mmACP_SCRATCH_REG_50 … #define mmACP_SCRATCH_REG_51 … #define mmACP_SCRATCH_REG_52 … #define mmACP_SCRATCH_REG_53 … #define mmACP_SCRATCH_REG_54 … #define mmACP_SCRATCH_REG_55 … #define mmACP_SCRATCH_REG_56 … #define mmACP_SCRATCH_REG_57 … #define mmACP_SCRATCH_REG_58 … #define mmACP_SCRATCH_REG_59 … #define mmACP_SCRATCH_REG_60 … #define mmACP_SCRATCH_REG_61 … #define mmACP_SCRATCH_REG_62 … #define mmACP_SCRATCH_REG_63 … #define mmACP_SCRATCH_REG_64 … #define mmACP_SCRATCH_REG_65 … #define mmACP_SCRATCH_REG_66 … #define mmACP_SCRATCH_REG_67 … #define mmACP_SCRATCH_REG_68 … #define mmACP_SCRATCH_REG_69 … #define mmACP_SCRATCH_REG_70 … #define mmACP_SCRATCH_REG_71 … #define mmACP_SCRATCH_REG_72 … #define mmACP_SCRATCH_REG_73 … #define mmACP_SCRATCH_REG_74 … #define mmACP_SCRATCH_REG_75 … #define mmACP_SCRATCH_REG_76 … #define mmACP_SCRATCH_REG_77 … #define mmACP_SCRATCH_REG_78 … #define mmACP_SCRATCH_REG_79 … #define mmACP_SCRATCH_REG_80 … #define mmACP_SCRATCH_REG_81 … #define mmACP_SCRATCH_REG_82 … #define mmACP_SCRATCH_REG_83 … #define mmACP_SCRATCH_REG_84 … #define mmACP_SCRATCH_REG_85 … #define mmACP_SCRATCH_REG_86 … #define mmACP_SCRATCH_REG_87 … #define mmACP_SCRATCH_REG_88 … #define mmACP_SCRATCH_REG_89 … #define mmACP_SCRATCH_REG_90 … #define mmACP_SCRATCH_REG_91 … #define mmACP_SCRATCH_REG_92 … #define mmACP_SCRATCH_REG_93 … #define mmACP_SCRATCH_REG_94 … #define mmACP_SCRATCH_REG_95 … #define mmACP_SCRATCH_REG_96 … #define mmACP_SCRATCH_REG_97 … #define mmACP_SCRATCH_REG_98 … #define mmACP_SCRATCH_REG_99 … #define mmACP_SCRATCH_REG_100 … #define mmACP_SCRATCH_REG_101 … #define mmACP_SCRATCH_REG_102 … #define mmACP_SCRATCH_REG_103 … #define mmACP_SCRATCH_REG_104 … #define mmACP_SCRATCH_REG_105 … #define mmACP_SCRATCH_REG_106 … #define mmACP_SCRATCH_REG_107 … #define mmACP_SCRATCH_REG_108 … #define mmACP_SCRATCH_REG_109 … #define mmACP_SCRATCH_REG_110 … #define mmACP_SCRATCH_REG_111 … #define mmACP_SCRATCH_REG_112 … #define mmACP_SCRATCH_REG_113 … #define mmACP_SCRATCH_REG_114 … #define mmACP_SCRATCH_REG_115 … #define mmACP_SCRATCH_REG_116 … #define mmACP_SCRATCH_REG_117 … #define mmACP_SCRATCH_REG_118 … #define mmACP_SCRATCH_REG_119 … #define mmACP_SCRATCH_REG_120 … #define mmACP_SCRATCH_REG_121 … #define mmACP_SCRATCH_REG_122 … #define mmACP_SCRATCH_REG_123 … #define mmACP_SCRATCH_REG_124 … #define mmACP_SCRATCH_REG_125 … #define mmACP_SCRATCH_REG_126 … #define mmACP_SCRATCH_REG_127 … #define mmACP_SCRATCH_REG_128 … // Registers from ACP_SW_ACLK block #define mmSW_CORB_Base_Address … #define mmSW_CORB_Write_Pointer … #define mmSW_CORB_Read_Pointer … #define mmSW_CORB_Control … #define mmSW_CORB_Size … #define mmSW_RIRB_Base_Address … #define mmSW_RIRB_Write_Pointer … #define mmSW_RIRB_Response_Interrupt_Count … #define mmSW_RIRB_Control … #define mmSW_RIRB_Size … #define mmSW_RIRB_FIFO_MIN_THDL … #define mmSW_imm_cmd_UPPER_WORD … #define mmSW_imm_cmd_LOWER_QWORD … #define mmSW_imm_resp_UPPER_WORD … #define mmSW_imm_resp_LOWER_QWORD … #define mmSW_imm_cmd_sts … #define mmSW_BRA_BASE_ADDRESS … #define mmSW_BRA_TRANSFER_SIZE … #define mmSW_BRA_DMA_BUSY … #define mmSW_BRA_RESP … #define mmSW_BRA_RESP_FRAME_ADDR … #define mmSW_BRA_CURRENT_TRANSFER_SIZE … #define mmSW_STATE_CHANGE_STATUS_0TO7 … #define mmSW_STATE_CHANGE_STATUS_8TO11 … #define mmSW_STATE_CHANGE_STATUS_MASK_0to7 … #define mmSW_STATE_CHANGE_STATUS_MASK_8to11 … #define mmSW_CLK_FREQUENCY_CTRL … #define mmSW_ERROR_INTR_MASK … #define mmSW_PHY_TEST_MODE_DATA_OFF … // Registers from ACP_SW_SWCLK block #define mmACP_SW_EN … #define mmACP_SW_EN_STATUS … #define mmACP_SW_FRAMESIZE … #define mmACP_SW_SSP_Counter … #define mmACP_SW_Audio_TX_EN … #define mmACP_SW_Audio_TX_EN_STATUS … #define mmACP_SW_Audio_TX_Frame_Format … #define mmACP_SW_Audio_TX_SampleInterval … #define mmACP_SW_Audio_TX_Hctrl_DP0 … #define mmACP_SW_Audio_TX_Hctrl_DP1 … #define mmACP_SW_Audio_TX_Hctrl_DP2 … #define mmACP_SW_Audio_TX_Hctrl_DP3 … #define mmACP_SW_Audio_TX_offset_DP0 … #define mmACP_SW_Audio_TX_offset_DP1 … #define mmACP_SW_Audio_TX_offset_DP2 … #define mmACP_SW_Audio_TX_offset_DP3 … #define mmACP_SW_Audio_TX_Channel_Enable_DP0 … #define mmACP_SW_Audio_TX_Channel_Enable_DP1 … #define mmACP_SW_Audio_TX_Channel_Enable_DP2 … #define mmACP_SW_Audio_TX_Channel_Enable_DP3 … #define mmACP_SW_BT_TX_EN … #define mmACP_SW_BT_TX_EN_STATUS … #define mmACP_SW_BT_TX_Frame_Format … #define mmACP_SW_BT_TX_SampleInterval … #define mmACP_SW_BT_TX_Hctrl … #define mmACP_SW_BT_TX_offset … #define mmACP_SW_BT_TX_Channel_Enable_DP0 … #define mmACP_SW_Headset_TX_EN … #define mmACP_SW_Headset_TX_EN_STATUS … #define mmACP_SW_Headset_TX_Frame_Format … #define mmACP_SW_Headset_TX_SampleInterval … #define mmACP_SW_Headset_TX_Hctrl … #define mmACP_SW_Headset_TX_offset … #define mmACP_SW_Headset_TX_Channel_Enable_DP0 … #define mmACP_SW_Audio_RX_EN … #define mmACP_SW_Audio_RX_EN_STATUS … #define mmACP_SW_Audio_RX_Frame_Format … #define mmACP_SW_Audio_RX_SampleInterval … #define mmACP_SW_Audio_RX_Hctrl_DP0 … #define mmACP_SW_Audio_RX_Hctrl_DP1 … #define mmACP_SW_Audio_RX_Hctrl_DP2 … #define mmACP_SW_Audio_RX_Hctrl_DP3 … #define mmACP_SW_Audio_RX_offset_DP0 … #define mmACP_SW_Audio_RX_offset_DP1 … #define mmACP_SW_Audio_RX_offset_DP2 … #define mmACP_SW_Audio_RX_offset_DP3 … #define mmACP_SW_Audio_RX_Channel_Enable_DP0 … #define mmACP_SW_Audio_RX_Channel_Enable_DP1 … #define mmACP_SW_Audio_RX_Channel_Enable_DP2 … #define mmACP_SW_Audio_RX_Channel_Enable_DP3 … #define mmACP_SW_BT_RX_EN … #define mmACP_SW_BT_RX_EN_STATUS … #define mmACP_SW_BT_RX_Frame_Format … #define mmACP_SW_BT_RX_SampleInterval … #define mmACP_SW_BT_RX_Hctrl … #define mmACP_SW_BT_RX_offset … #define mmACP_SW_BT_RX_Channel_Enable_DP0 … #define mmACP_SW_Headset_RX_EN … #define mmACP_SW_Headset_RX_EN_STATUS … #define mmACP_SW_Headset_RX_Frame_Format … #define mmACP_SW_Headset_RX_SampleInterval … #define mmACP_SW_Headset_RX_Hctrl … #define mmACP_SW_Headset_RX_offset … #define mmACP_SW_Headset_RX_Channel_Enable_DP0 … #define mmACP_SW_BPT_PORT_EN … #define mmACP_SW_BPT_PORT_EN_STATUS … #define mmACP_SW_BPT_PORT_Frame_Format … #define mmACP_SW_BPT_PORT_SampleInterval … #define mmACP_SW_BPT_PORT_Hctrl … #define mmACP_SW_BPT_PORT_offset … #define mmACP_SW_BPT_PORT_Channel_Enable … #define mmACP_SW_BPT_PORT_First_byte_addr … #define mmACP_SW_CLK_RESUME_CTRL … #define mmACP_SW_CLK_RESUME_Delay_Cntr … #define mmACP_SW_BUS_RESET_CTRL … #define mmACP_SW_PRBS_ERR_STATUS … // Registers from ACP_AUDIO_BUFFERS block #define mmACP_I2S_RX_RINGBUFADDR … #define mmACP_I2S_RX_RINGBUFSIZE … #define mmACP_I2S_RX_LINKPOSITIONCNTR … #define mmACP_I2S_RX_FIFOADDR … #define mmACP_I2S_RX_FIFOSIZE … #define mmACP_I2S_RX_DMA_SIZE … #define mmACP_I2S_RX_LINEARPOSITIONCNTR_HIGH … #define mmACP_I2S_RX_LINEARPOSITIONCNTR_LOW … #define mmACP_I2S_RX_INTR_WATERMARK_SIZE … #define mmACP_I2S_TX_RINGBUFADDR … #define mmACP_I2S_TX_RINGBUFSIZE … #define mmACP_I2S_TX_LINKPOSITIONCNTR … #define mmACP_I2S_TX_FIFOADDR … #define mmACP_I2S_TX_FIFOSIZE … #define mmACP_I2S_TX_DMA_SIZE … #define mmACP_I2S_TX_LINEARPOSITIONCNTR_HIGH … #define mmACP_I2S_TX_LINEARPOSITIONCNTR_LOW … #define mmACP_I2S_TX_INTR_WATERMARK_SIZE … #define mmACP_BT_RX_RINGBUFADDR … #define mmACP_BT_RX_RINGBUFSIZE … #define mmACP_BT_RX_LINKPOSITIONCNTR … #define mmACP_BT_RX_FIFOADDR … #define mmACP_BT_RX_FIFOSIZE … #define mmACP_BT_RX_DMA_SIZE … #define mmACP_BT_RX_LINEARPOSITIONCNTR_HIGH … #define mmACP_BT_RX_LINEARPOSITIONCNTR_LOW … #define mmACP_BT_RX_INTR_WATERMARK_SIZE … #define mmACP_BT_TX_RINGBUFADDR … #define mmACP_BT_TX_RINGBUFSIZE … #define mmACP_BT_TX_LINKPOSITIONCNTR … #define mmACP_BT_TX_FIFOADDR … #define mmACP_BT_TX_FIFOSIZE … #define mmACP_BT_TX_DMA_SIZE … #define mmACP_BT_TX_LINEARPOSITIONCNTR_HIGH … #define mmACP_BT_TX_LINEARPOSITIONCNTR_LOW … #define mmACP_BT_TX_INTR_WATERMARK_SIZE … #define mmACP_HS_RX_RINGBUFADDR … #define mmACP_HS_RX_RINGBUFSIZE … #define mmACP_HS_RX_LINKPOSITIONCNTR … #define mmACP_HS_RX_FIFOADDR … #define mmACP_HS_RX_FIFOSIZE … #define mmACP_HS_RX_DMA_SIZE … #define mmACP_HS_RX_LINEARPOSITIONCNTR_HIGH … #define mmACP_HS_RX_LINEARPOSITIONCNTR_LOW … #define mmACP_HS_RX_INTR_WATERMARK_SIZE … #define mmACP_HS_TX_RINGBUFADDR … #define mmACP_HS_TX_RINGBUFSIZE … #define mmACP_HS_TX_LINKPOSITIONCNTR … #define mmACP_HS_TX_FIFOADDR … #define mmACP_HS_TX_FIFOSIZE … #define mmACP_HS_TX_DMA_SIZE … #define mmACP_HS_TX_LINEARPOSITIONCNTR_HIGH … #define mmACP_HS_TX_LINEARPOSITIONCNTR_LOW … #define mmACP_HS_TX_INTR_WATERMARK_SIZE … // Registers from ACP_I2S_TDM block #define mmACP_I2STDM_IER … #define mmACP_I2STDM_IRER … #define mmACP_I2STDM_RXFRMT … #define mmACP_I2STDM_ITER … #define mmACP_I2STDM_TXFRMT … // Registers from ACP_BT_TDM block #define mmACP_BTTDM_IER … #define mmACP_BTTDM_IRER … #define mmACP_BTTDM_RXFRMT … #define mmACP_BTTDM_ITER … #define mmACP_BTTDM_TXFRMT … // Registers from AZALIA_IP block #define mmAudio_Az_Global_Capabilities … #define mmAudio_Az_Minor_Version … #define mmAudio_Az_Major_Version … #define mmAudio_Az_Output_Payload_Capability … #define mmAudio_Az_Input_Payload_Capability … #define mmAudio_Az_Global_Control … #define mmAudio_Az_Wake_Enable … #define mmAudio_Az_State_Change_Status … #define mmAudio_Az_Global_Status … #define mmAudio_Az_Linked_List_Capability_Header … #define mmAudio_Az_Output_Stream_Payload_Capability … #define mmAudio_Az_Input_Stream_Payload_Capability … #define mmAudio_Az_Interrupt_Control … #define mmAudio_Az_Interrupt_Status … #define mmAudio_Az_Wall_Clock_Counter … #define mmAudio_Az_Stream_Synchronization … #define mmAudio_Az_CORB_Lower_Base_Address … #define mmAudio_Az_CORB_Upper_Base_Address … #define mmAudio_Az_CORB_Write_Pointer … #define mmAudio_Az_CORB_Read_Pointer … #define mmAudio_Az_CORB_Control … #define mmAudio_Az_CORB_Status … #define mmAudio_Az_CORB_Size … #define mmAudio_Az_RIRB_Lower_Base_Address … #define mmAudio_Az_RIRB_Upper_Base_Address … #define mmAudio_Az_RIRB_Write_Pointer … #define mmAudio_Az_RIRB_Response_Interrupt_Count … #define mmAudio_Az_RIRB_Control … #define mmAudio_Az_RIRB_Status … #define mmAudio_Az_RIRB_Size … #define mmAudio_Az_Immediate_Command_Output_Interface … #define mmAudio_Az_Immediate_Response_Input_Interface … #define mmAudio_Az_Immediate_Command_Status … #define mmAudio_Az_DPLBASE … #define mmAudio_Az_DPUBASE … #define mmAudio_Az_Input_SD0CTL_and_STS … #define mmAudio_Az_Input_SD0LPIB … #define mmAudio_Az_Input_SD0CBL … #define mmAudio_Az_Input_SD0LVI … #define mmAudio_Az_Input_SD0FIFOS … #define mmAudio_Az_Input_SD0FMT … #define mmAudio_Az_Input_SD0BDPL … #define mmAudio_Az_Input_SD0BDPU … #define mmAudio_Az_Input_SD1CTL_and_STS … #define mmAudio_Az_Input_SD1LPIB … #define mmAudio_Az_Input_SD1CBL … #define mmAudio_Az_Input_SD1LVI … #define mmAudio_Az_Input_SD1FIFOS … #define mmAudio_Az_Input_SD1FMT … #define mmAudio_Az_Input_SD1BDPL … #define mmAudio_Az_Input_SD1BDPU … #define mmAudio_Az_Input_SD2CTL_and_STS … #define mmAudio_Az_Input_SD2LPIB … #define mmAudio_Az_Input_SD2CBL … #define mmAudio_Az_Input_SD2LVI … #define mmAudio_Az_Input_SD2FIFOS … #define mmAudio_Az_Input_SD2FMT … #define mmAudio_Az_Input_SD2BDPL … #define mmAudio_Az_Input_SD2BDPU … #define mmAudio_Az_Input_SD3CTL_and_STS … #define mmAudio_Az_Input_SD3LPIB … #define mmAudio_Az_Input_SD3CBL … #define mmAudio_Az_Input_SD3LVI … #define mmAudio_Az_Input_SD3FIFOS … #define mmAudio_Az_Input_SD3FMT … #define mmAudio_Az_Input_SD3BDPL … #define mmAudio_Az_Input_SD3BDPU … #define mmAudio_Az_Output_SD0CTL_and_STS … #define mmAudio_Az_Output_SD0LPIB … #define mmAudio_Az_Output_SD0CBL … #define mmAudio_Az_Output_SD0LVI … #define mmAudio_Az_Output_SD0FIFOS … #define mmAudio_Az_Output_SD0FMT … #define mmAudio_Az_Output_SD0BDPL … #define mmAudio_Az_Output_SD0BDPU … #define mmAudio_Az_Output_SD1CTL_and_STS … #define mmAudio_Az_Output_SD1LPIB … #define mmAudio_Az_Output_SD1CBL … #define mmAudio_Az_Output_SD1LVI … #define mmAudio_Az_Output_SD1FIFOS … #define mmAudio_Az_Output_SD1FMT … #define mmAudio_Az_Output_SD1BDPL … #define mmAudio_Az_Output_SD1BDPU … #define mmAudio_Az_Output_SD2CTL_and_STS … #define mmAudio_Az_Output_SD2LPIB … #define mmAudio_Az_Output_SD2CBL … #define mmAudio_Az_Output_SD2LVI … #define mmAudio_Az_Output_SD2FIFOS … #define mmAudio_Az_Output_SD2FMT … #define mmAudio_Az_Output_SD2BDPL … #define mmAudio_Az_Output_SD2BDPU … #define mmAudio_Az_Output_SD3CTL_and_STS … #define mmAudio_Az_Output_SD3LPIB … #define mmAudio_Az_Output_SD3CBL … #define mmAudio_Az_Output_SD3LVI … #define mmAudio_Az_Output_SD3FIFOS … #define mmAudio_Az_Output_SD3FMT … #define mmAudio_Az_Output_SD3BDPL … #define mmAudio_Az_Output_SD3BDPU … #define mmAudioAZ_Misc_Control_Register_1 … #define mmAudioAZ_Misc_Control_Register_2 … #define mmAudioAZ_Misc_Control_Register_3 … #define mmAudio_AZ_Multiple_Links_Capability_Header … #define mmAudio_AZ_Multiple_Links_Capability_Declaration … #define mmAudio_AZ_Link0_Capabilities … #define mmAudio_AZ_Link0_Control … #define mmAudio_AZ_Link0_Output_Stream_ID … #define mmAudio_AZ_Link0_SDI_Identifier … #define mmAudio_AZ_Link0_Per_Stream_Overhead … #define mmAudio_AZ_Link0_Wall_Frame_Counter … #define mmAudio_AZ_Link0_Output_Payload_Capability_L … #define mmAudio_AZ_Link0_Output_Payload_Capability_U … #define mmAudio_AZ_Link0_Input_Payload_Capability_L … #define mmAudio_AZ_Link0_Input_Payload_Capability_U … #define mmAudio_Az_Input_SD0LICBA … #define mmAudio_Az_Input_SD1LICBA … #define mmAudio_Az_Input_SD2LICBA … #define mmAudio_Az_Input_SD3LICBA … #define mmAudio_Az_Output_SD0LICBA … #define mmAudio_Az_Output_SD1LICBA … #define mmAudio_Az_Output_SD2LICBA … #define mmAudio_Az_Output_SD3LICBA … #define mmAUDIO_AZ_POWER_MANAGEMENT_CONTROL … #define mmAUDIO_AZ_IOC_SOFTRST_CONTROL … #define mmAUDIO_AZ_IOC_CLKGATE_CONTROL … // Registers from ACP_AZALIA block #define mmACP_AZ_PAGE0_LBASE_ADDR … #define mmACP_AZ_PAGE0_UBASE_ADDR … #define mmACP_AZ_PAGE0_PGEN_SIZE … #define mmACP_AZ_PAGE0_OFFSET … #define mmACP_AZ_PAGE1_LBASE_ADDR … #define mmACP_AZ_PAGE1_UBASE_ADDR … #define mmACP_AZ_PAGE1_PGEN_SIZE … #define mmACP_AZ_PAGE1_OFFSET … #define mmACP_AZ_PAGE2_LBASE_ADDR … #define mmACP_AZ_PAGE2_UBASE_ADDR … #define mmACP_AZ_PAGE2_PGEN_SIZE … #define mmACP_AZ_PAGE2_OFFSET … #define mmACP_AZ_PAGE3_LBASE_ADDR … #define mmACP_AZ_PAGE3_UBASE_ADDR … #define mmACP_AZ_PAGE3_PGEN_SIZE … #define mmACP_AZ_PAGE3_OFFSET … #define mmACP_AZ_PAGE4_LBASE_ADDR … #define mmACP_AZ_PAGE4_UBASE_ADDR … #define mmACP_AZ_PAGE4_PGEN_SIZE … #define mmACP_AZ_PAGE4_OFFSET … #define mmACP_AZ_PAGE5_LBASE_ADDR … #define mmACP_AZ_PAGE5_UBASE_ADDR … #define mmACP_AZ_PAGE5_PGEN_SIZE … #define mmACP_AZ_PAGE5_OFFSET … #define mmACP_AZ_PAGE6_LBASE_ADDR … #define mmACP_AZ_PAGE6_UBASE_ADDR … #define mmACP_AZ_PAGE6_PGEN_SIZE … #define mmACP_AZ_PAGE6_OFFSET … #define mmACP_AZ_PAGE7_LBASE_ADDR … #define mmACP_AZ_PAGE7_UBASE_ADDR … #define mmACP_AZ_PAGE7_PGEN_SIZE … #define mmACP_AZ_PAGE7_OFFSET … #endif
Codebase Browser
linux