/* SPDX-License-Identifier: (GPL-2.0-only OR BSD-2-Clause) * * Copyright (C) 2022 Renesas Electronics Corp. */ #ifndef __DT_BINDINGS_CLOCK_R9A09G011_CPG_H__ #define __DT_BINDINGS_CLOCK_R9A09G011_CPG_H__ #include <dt-bindings/clock/renesas-cpg-mssr.h> /* Module Clocks */ #define R9A09G011_SYS_CLK … #define R9A09G011_PFC_PCLK … #define R9A09G011_PMC_CORE_CLOCK … #define R9A09G011_GIC_CLK … #define R9A09G011_RAMA_ACLK … #define R9A09G011_ROMA_ACLK … #define R9A09G011_SEC_ACLK … #define R9A09G011_SEC_PCLK … #define R9A09G011_SEC_TCLK … #define R9A09G011_DMAA_ACLK … #define R9A09G011_TSU0_PCLK … #define R9A09G011_TSU1_PCLK … #define R9A09G011_CST_TRACECLK … #define R9A09G011_CST_SB_CLK … #define R9A09G011_CST_AHB_CLK … #define R9A09G011_CST_ATB_SB_CLK … #define R9A09G011_CST_TS_SB_CLK … #define R9A09G011_SDI0_ACLK … #define R9A09G011_SDI0_IMCLK … #define R9A09G011_SDI0_IMCLK2 … #define R9A09G011_SDI0_CLK_HS … #define R9A09G011_SDI1_ACLK … #define R9A09G011_SDI1_IMCLK … #define R9A09G011_SDI1_IMCLK2 … #define R9A09G011_SDI1_CLK_HS … #define R9A09G011_EMM_ACLK … #define R9A09G011_EMM_IMCLK … #define R9A09G011_EMM_IMCLK2 … #define R9A09G011_EMM_CLK_HS … #define R9A09G011_NFI_ACLK … #define R9A09G011_NFI_NF_CLK … #define R9A09G011_PCI_ACLK … #define R9A09G011_PCI_CLK_PMU … #define R9A09G011_PCI_APB_CLK … #define R9A09G011_USB_ACLK_H … #define R9A09G011_USB_ACLK_P … #define R9A09G011_USB_PCLK … #define R9A09G011_ETH0_CLK_AXI … #define R9A09G011_ETH0_CLK_CHI … #define R9A09G011_ETH0_GPTP_EXT … #define R9A09G011_SDT_CLK … #define R9A09G011_SDT_CLKAPB … #define R9A09G011_SDT_CLK48 … #define R9A09G011_GRP_CLK … #define R9A09G011_CIF_P0_CLK … #define R9A09G011_CIF_P1_CLK … #define R9A09G011_CIF_APB_CLK … #define R9A09G011_DCI_CLKAXI … #define R9A09G011_DCI_CLKAPB … #define R9A09G011_DCI_CLKDCI2 … #define R9A09G011_HMI_PCLK … #define R9A09G011_LCI_PCLK … #define R9A09G011_LCI_ACLK … #define R9A09G011_LCI_VCLK … #define R9A09G011_LCI_LPCLK … #define R9A09G011_AUI_CLK … #define R9A09G011_AUI_CLKAXI … #define R9A09G011_AUI_CLKAPB … #define R9A09G011_AUMCLK … #define R9A09G011_GMCLK0 … #define R9A09G011_GMCLK1 … #define R9A09G011_MTR_CLK0 … #define R9A09G011_MTR_CLK1 … #define R9A09G011_MTR_CLKAPB … #define R9A09G011_GFT_CLK … #define R9A09G011_GFT_CLKAPB … #define R9A09G011_GFT_MCLK … #define R9A09G011_ATGA_CLK … #define R9A09G011_ATGA_CLKAPB … #define R9A09G011_ATGB_CLK … #define R9A09G011_ATGB_CLKAPB … #define R9A09G011_SYC_CNT_CLK … #define R9A09G011_CPERI_GRPA_PCLK … #define R9A09G011_TIM0_CLK … #define R9A09G011_TIM1_CLK … #define R9A09G011_TIM2_CLK … #define R9A09G011_TIM3_CLK … #define R9A09G011_TIM4_CLK … #define R9A09G011_TIM5_CLK … #define R9A09G011_TIM6_CLK … #define R9A09G011_TIM7_CLK … #define R9A09G011_IIC_PCLK0 … #define R9A09G011_CPERI_GRPB_PCLK … #define R9A09G011_TIM8_CLK … #define R9A09G011_TIM9_CLK … #define R9A09G011_TIM10_CLK … #define R9A09G011_TIM11_CLK … #define R9A09G011_TIM12_CLK … #define R9A09G011_TIM13_CLK … #define R9A09G011_TIM14_CLK … #define R9A09G011_TIM15_CLK … #define R9A09G011_IIC_PCLK1 … #define R9A09G011_CPERI_GRPC_PCLK … #define R9A09G011_TIM16_CLK … #define R9A09G011_TIM17_CLK … #define R9A09G011_TIM18_CLK … #define R9A09G011_TIM19_CLK … #define R9A09G011_TIM20_CLK … #define R9A09G011_TIM21_CLK … #define R9A09G011_TIM22_CLK … #define R9A09G011_TIM23_CLK … #define R9A09G011_WDT0_PCLK … #define R9A09G011_WDT0_CLK … #define R9A09G011_WDT1_PCLK … #define R9A09G011_WDT1_CLK … #define R9A09G011_CPERI_GRPD_PCLK … #define R9A09G011_TIM24_CLK … #define R9A09G011_TIM25_CLK … #define R9A09G011_TIM26_CLK … #define R9A09G011_TIM27_CLK … #define R9A09G011_TIM28_CLK … #define R9A09G011_TIM29_CLK … #define R9A09G011_TIM30_CLK … #define R9A09G011_TIM31_CLK … #define R9A09G011_CPERI_GRPE_PCLK … #define R9A09G011_PWM0_CLK … #define R9A09G011_PWM1_CLK … #define R9A09G011_PWM2_CLK … #define R9A09G011_PWM3_CLK … #define R9A09G011_PWM4_CLK … #define R9A09G011_PWM5_CLK … #define R9A09G011_PWM6_CLK … #define R9A09G011_PWM7_CLK … #define R9A09G011_CPERI_GRPF_PCLK … #define R9A09G011_PWM8_CLK … #define R9A09G011_PWM9_CLK … #define R9A09G011_PWM10_CLK … #define R9A09G011_PWM11_CLK … #define R9A09G011_PWM12_CLK … #define R9A09G011_PWM13_CLK … #define R9A09G011_PWM14_CLK … #define R9A09G011_PWM15_CLK … #define R9A09G011_CPERI_GRPG_PCLK … #define R9A09G011_CPERI_GRPH_PCLK … #define R9A09G011_URT_PCLK … #define R9A09G011_URT0_CLK … #define R9A09G011_URT1_CLK … #define R9A09G011_CSI0_CLK … #define R9A09G011_CSI1_CLK … #define R9A09G011_CSI2_CLK … #define R9A09G011_CSI3_CLK … #define R9A09G011_CSI4_CLK … #define R9A09G011_CSI5_CLK … #define R9A09G011_ICB_ACLK1 … #define R9A09G011_ICB_GIC_CLK … #define R9A09G011_ICB_MPCLK1 … #define R9A09G011_ICB_SPCLK1 … #define R9A09G011_ICB_CLK48 … #define R9A09G011_ICB_CLK48_2 … #define R9A09G011_ICB_CLK48_3 … #define R9A09G011_ICB_CLK48_4L … #define R9A09G011_ICB_CLK48_4R … #define R9A09G011_ICB_CLK48_5 … #define R9A09G011_ICB_CST_ATB_SB_CLK … #define R9A09G011_ICB_CST_CS_CLK … #define R9A09G011_ICB_CLK100_1 … #define R9A09G011_ICB_ETH0_CLK_AXI … #define R9A09G011_ICB_DCI_CLKAXI … #define R9A09G011_ICB_SYC_CNT_CLK … #define R9A09G011_ICB_DRPA_ACLK … #define R9A09G011_ICB_RFX_ACLK … #define R9A09G011_ICB_RFX_PCLK5 … #define R9A09G011_ICB_MMC_ACLK … #define R9A09G011_ICB_MPCLK3 … #define R9A09G011_ICB_CIMA_CLK … #define R9A09G011_ICB_CIMB_CLK … #define R9A09G011_ICB_BIMA_CLK … #define R9A09G011_ICB_FCD_CLKAXI … #define R9A09G011_ICB_VD_ACLK4 … #define R9A09G011_ICB_MPCLK4 … #define R9A09G011_ICB_VCD_PCLK4 … #define R9A09G011_CA53_CLK … #define R9A09G011_CA53_ACLK … #define R9A09G011_CA53_APCLK_DBG … #define R9A09G011_CST_APB_CA53_CLK … #define R9A09G011_CA53_ATCLK … #define R9A09G011_CST_CS_CLK … #define R9A09G011_CA53_TSCLK … #define R9A09G011_CST_TS_CLK … #define R9A09G011_CA53_APCLK_REG … #define R9A09G011_DRPA_ACLK … #define R9A09G011_DRPA_DCLK … #define R9A09G011_DRPA_INITCLK … #define R9A09G011_RAMB0_ACLK … #define R9A09G011_RAMB1_ACLK … #define R9A09G011_RAMB2_ACLK … #define R9A09G011_RAMB3_ACLK … #define R9A09G011_CIMA_CLKAPB … #define R9A09G011_CIMA_CLK … #define R9A09G011_CIMB_CLK … #define R9A09G011_FAFA_CLK … #define R9A09G011_STG_CLKAXI … #define R9A09G011_STG_CLK0 … #define R9A09G011_BIMA_CLKAPB … #define R9A09G011_BIMA_CLK … #define R9A09G011_FAFB_CLK … #define R9A09G011_FCD_CLK … #define R9A09G011_FCD_CLKAXI … #define R9A09G011_RIM_CLK … #define R9A09G011_VCD_ACLK … #define R9A09G011_VCD_PCLK … #define R9A09G011_JPG0_CLK … #define R9A09G011_JPG0_ACLK … #define R9A09G011_MMC_CORE_DDRC_CLK … #define R9A09G011_MMC_ACLK … #define R9A09G011_MMC_PCLK … #define R9A09G011_DDI_APBCLK … /* Resets */ #define R9A09G011_SYS_RST_N … #define R9A09G011_PFC_PRESETN … #define R9A09G011_RAMA_ARESETN … #define R9A09G011_ROM_ARESETN … #define R9A09G011_DMAA_ARESETN … #define R9A09G011_SEC_ARESETN … #define R9A09G011_SEC_PRESETN … #define R9A09G011_SEC_RSTB … #define R9A09G011_TSU0_RESETN … #define R9A09G011_TSU1_RESETN … #define R9A09G011_PMC_RESET_N … #define R9A09G011_CST_NTRST … #define R9A09G011_CST_NPOTRST … #define R9A09G011_CST_NTRST2 … #define R9A09G011_CST_CS_RESETN … #define R9A09G011_CST_TS_RESETN … #define R9A09G011_CST_TRESETN … #define R9A09G011_CST_SB_RESETN … #define R9A09G011_CST_AHB_RESETN … #define R9A09G011_CST_TS_SB_RESETN … #define R9A09G011_CST_APB_CA53_RESETN … #define R9A09G011_CST_ATB_SB_RESETN … #define R9A09G011_SDI0_IXRST … #define R9A09G011_SDI1_IXRST … #define R9A09G011_EMM_IXRST … #define R9A09G011_NFI_MARESETN … #define R9A09G011_NFI_REG_RST_N … #define R9A09G011_USB_PRESET_N … #define R9A09G011_USB_DRD_RESET … #define R9A09G011_USB_ARESETN_P … #define R9A09G011_USB_ARESETN_H … #define R9A09G011_ETH0_RST_HW_N … #define R9A09G011_PCI_ARESETN … #define R9A09G011_SDT_RSTSYSAX … #define R9A09G011_GRP_RESETN … #define R9A09G011_CIF_RST_N … #define R9A09G011_DCU_RSTSYSAX … #define R9A09G011_HMI_RST_N … #define R9A09G011_HMI_PRESETN … #define R9A09G011_LCI_PRESETN … #define R9A09G011_LCI_ARESETN … #define R9A09G011_AUI_RSTSYSAX … #define R9A09G011_MTR_RSTSYSAX … #define R9A09G011_GFT_RSTSYSAX … #define R9A09G011_ATGA_RSTSYSAX … #define R9A09G011_ATGB_RSTSYSAX … #define R9A09G011_SYC_RST_N … #define R9A09G011_TIM_GPA_PRESETN … #define R9A09G011_TIM_GPB_PRESETN … #define R9A09G011_TIM_GPC_PRESETN … #define R9A09G011_TIM_GPD_PRESETN … #define R9A09G011_PWM_GPE_PRESETN … #define R9A09G011_PWM_GPF_PRESETN … #define R9A09G011_CSI_GPG_PRESETN … #define R9A09G011_CSI_GPH_PRESETN … #define R9A09G011_IIC_GPA_PRESETN … #define R9A09G011_IIC_GPB_PRESETN … #define R9A09G011_URT_PRESETN … #define R9A09G011_WDT0_PRESETN … #define R9A09G011_WDT1_PRESETN … #define R9A09G011_ICB_PD_AWO_RST_N … #define R9A09G011_ICB_PD_MMC_RST_N … #define R9A09G011_ICB_PD_VD0_RST_N … #define R9A09G011_ICB_PD_VD1_RST_N … #define R9A09G011_ICB_PD_RFX_RST_N … #define R9A09G011_CA53_NCPUPORESET0 … #define R9A09G011_CA53_NCPUPORESET1 … #define R9A09G011_CA53_NCORERESET0 … #define R9A09G011_CA53_NCORERESET1 … #define R9A09G011_CA53_NPRESETDBG … #define R9A09G011_CA53_L2RESET … #define R9A09G011_CA53_NMISCRESET_HM … #define R9A09G011_CA53_NMISCRESET_SM … #define R9A09G011_CA53_NARESET … #define R9A09G011_DRPA_ARESETN … #define R9A09G011_RAMB0_ARESETN … #define R9A09G011_RAMB1_ARESETN … #define R9A09G011_RAMB2_ARESETN … #define R9A09G011_RAMB3_ARESETN … #define R9A09G011_CIMA_RSTSYSAX … #define R9A09G011_CIMB_RSTSYSAX … #define R9A09G011_FAFA_RSTSYSAX … #define R9A09G011_STG_RSTSYSAX … #define R9A09G011_BIMA_RSTSYSAX … #define R9A09G011_FAFB_RSTSYSAX … #define R9A09G011_FCD_RSTSYSAX … #define R9A09G011_RIM_RSTSYSAX … #define R9A09G011_VCD_RESETN … #define R9A09G011_JPG_XRESET … #define R9A09G011_MMC_CORE_DDRC_RSTN … #define R9A09G011_MMC_ARESETN_N … #define R9A09G011_MMC_PRESETN … #define R9A09G011_DDI_PWROK … #define R9A09G011_DDI_RESET … #define R9A09G011_DDI_RESETN_APB … #endif /* __DT_BINDINGS_CLOCK_R9A09G011_CPG_H__ */
Codebase Browser
linux