/* SPDX-License-Identifier: GPL-2.0 */ /* * Copyright (c) 2013 Samsung Electronics Co., Ltd. * Author: Andrzej Hajda <[email protected]> * * Device Tree binding constants for Exynos5420 clock controller. */ #ifndef _DT_BINDINGS_CLOCK_EXYNOS_5420_H #define _DT_BINDINGS_CLOCK_EXYNOS_5420_H /* core clocks */ #define CLK_FIN_PLL … #define CLK_FOUT_APLL … #define CLK_FOUT_CPLL … #define CLK_FOUT_DPLL … #define CLK_FOUT_EPLL … #define CLK_FOUT_RPLL … #define CLK_FOUT_IPLL … #define CLK_FOUT_SPLL … #define CLK_FOUT_VPLL … #define CLK_FOUT_MPLL … #define CLK_FOUT_BPLL … #define CLK_FOUT_KPLL … #define CLK_ARM_CLK … #define CLK_KFC_CLK … /* gate for special clocks (sclk) */ #define CLK_SCLK_UART0 … #define CLK_SCLK_UART1 … #define CLK_SCLK_UART2 … #define CLK_SCLK_UART3 … #define CLK_SCLK_MMC0 … #define CLK_SCLK_MMC1 … #define CLK_SCLK_MMC2 … #define CLK_SCLK_SPI0 … #define CLK_SCLK_SPI1 … #define CLK_SCLK_SPI2 … #define CLK_SCLK_I2S1 … #define CLK_SCLK_I2S2 … #define CLK_SCLK_PCM1 … #define CLK_SCLK_PCM2 … #define CLK_SCLK_SPDIF … #define CLK_SCLK_HDMI … #define CLK_SCLK_PIXEL … #define CLK_SCLK_DP1 … #define CLK_SCLK_MIPI1 … #define CLK_SCLK_FIMD1 … #define CLK_SCLK_MAUDIO0 … #define CLK_SCLK_MAUPCM0 … #define CLK_SCLK_USBD300 … #define CLK_SCLK_USBD301 … #define CLK_SCLK_USBPHY300 … #define CLK_SCLK_USBPHY301 … #define CLK_SCLK_UNIPRO … #define CLK_SCLK_PWM … #define CLK_SCLK_GSCL_WA … #define CLK_SCLK_GSCL_WB … #define CLK_SCLK_HDMIPHY … #define CLK_MAU_EPLL … #define CLK_SCLK_HSIC_12M … #define CLK_SCLK_MPHY_IXTAL24 … #define CLK_SCLK_BPLL … /* gate clocks */ #define CLK_UART0 … #define CLK_UART1 … #define CLK_UART2 … #define CLK_UART3 … #define CLK_I2C0 … #define CLK_I2C1 … #define CLK_I2C2 … #define CLK_I2C3 … #define CLK_USI0 … #define CLK_USI1 … #define CLK_USI2 … #define CLK_USI3 … #define CLK_I2C_HDMI … #define CLK_TSADC … #define CLK_SPI0 … #define CLK_SPI1 … #define CLK_SPI2 … #define CLK_KEYIF … #define CLK_I2S1 … #define CLK_I2S2 … #define CLK_PCM1 … #define CLK_PCM2 … #define CLK_PWM … #define CLK_SPDIF … #define CLK_USI4 … #define CLK_USI5 … #define CLK_USI6 … #define CLK_ACLK66_PSGEN … #define CLK_CHIPID … #define CLK_SYSREG … #define CLK_TZPC0 … #define CLK_TZPC1 … #define CLK_TZPC2 … #define CLK_TZPC3 … #define CLK_TZPC4 … #define CLK_TZPC5 … #define CLK_TZPC6 … #define CLK_TZPC7 … #define CLK_TZPC8 … #define CLK_TZPC9 … #define CLK_HDMI_CEC … #define CLK_SECKEY … #define CLK_MCT … #define CLK_WDT … #define CLK_RTC … #define CLK_TMU … #define CLK_TMU_GPU … #define CLK_PCLK66_GPIO … #define CLK_ACLK200_FSYS2 … #define CLK_MMC0 … #define CLK_MMC1 … #define CLK_MMC2 … #define CLK_SROMC … #define CLK_UFS … #define CLK_ACLK200_FSYS … #define CLK_TSI … #define CLK_PDMA0 … #define CLK_PDMA1 … #define CLK_RTIC … #define CLK_USBH20 … #define CLK_USBD300 … #define CLK_USBD301 … #define CLK_ACLK400_MSCL … #define CLK_MSCL0 … #define CLK_MSCL1 … #define CLK_MSCL2 … #define CLK_SMMU_MSCL0 … #define CLK_SMMU_MSCL1 … #define CLK_SMMU_MSCL2 … #define CLK_ACLK333 … #define CLK_MFC … #define CLK_SMMU_MFCL … #define CLK_SMMU_MFCR … #define CLK_ACLK200_DISP1 … #define CLK_DSIM1 … #define CLK_DP1 … #define CLK_HDMI … #define CLK_ACLK300_DISP1 … #define CLK_FIMD1 … #define CLK_SMMU_FIMD1M0 … #define CLK_SMMU_FIMD1M1 … #define CLK_ACLK166 … #define CLK_MIXER … #define CLK_ACLK266 … #define CLK_ROTATOR … #define CLK_MDMA1 … #define CLK_SMMU_ROTATOR … #define CLK_SMMU_MDMA1 … #define CLK_ACLK300_JPEG … #define CLK_JPEG … #define CLK_JPEG2 … #define CLK_SMMU_JPEG … #define CLK_SMMU_JPEG2 … #define CLK_ACLK300_GSCL … #define CLK_SMMU_GSCL0 … #define CLK_SMMU_GSCL1 … #define CLK_GSCL_WA … #define CLK_GSCL_WB … #define CLK_GSCL0 … #define CLK_GSCL1 … #define CLK_FIMC_3AA … #define CLK_ACLK266_G2D … #define CLK_SSS … #define CLK_SLIM_SSS … #define CLK_MDMA0 … #define CLK_ACLK333_G2D … #define CLK_G2D … #define CLK_ACLK333_432_GSCL … #define CLK_SMMU_3AA … #define CLK_SMMU_FIMCL0 … #define CLK_SMMU_FIMCL1 … #define CLK_SMMU_FIMCL3 … #define CLK_FIMC_LITE3 … #define CLK_FIMC_LITE0 … #define CLK_FIMC_LITE1 … #define CLK_ACLK_G3D … #define CLK_G3D … #define CLK_SMMU_MIXER … #define CLK_SMMU_G2D … #define CLK_SMMU_MDMA0 … #define CLK_MC … #define CLK_TOP_RTC … #define CLK_SCLK_UART_ISP … #define CLK_SCLK_SPI0_ISP … #define CLK_SCLK_SPI1_ISP … #define CLK_SCLK_PWM_ISP … #define CLK_SCLK_ISP_SENSOR0 … #define CLK_SCLK_ISP_SENSOR1 … #define CLK_SCLK_ISP_SENSOR2 … #define CLK_ACLK432_SCALER … #define CLK_ACLK432_CAM … #define CLK_ACLK_FL1550_CAM … #define CLK_ACLK550_CAM … #define CLK_CLKM_PHY0 … #define CLK_CLKM_PHY1 … #define CLK_ACLK_PPMU_DREX0_0 … #define CLK_ACLK_PPMU_DREX0_1 … #define CLK_ACLK_PPMU_DREX1_0 … #define CLK_ACLK_PPMU_DREX1_1 … #define CLK_PCLK_PPMU_DREX0_0 … #define CLK_PCLK_PPMU_DREX0_1 … #define CLK_PCLK_PPMU_DREX1_0 … #define CLK_PCLK_PPMU_DREX1_1 … /* mux clocks */ #define CLK_MOUT_HDMI … #define CLK_MOUT_G3D … #define CLK_MOUT_VPLL … #define CLK_MOUT_MAUDIO0 … #define CLK_MOUT_USER_ACLK333 … #define CLK_MOUT_SW_ACLK333 … #define CLK_MOUT_USER_ACLK200_DISP1 … #define CLK_MOUT_SW_ACLK200 … #define CLK_MOUT_USER_ACLK300_DISP1 … #define CLK_MOUT_SW_ACLK300 … #define CLK_MOUT_USER_ACLK400_DISP1 … #define CLK_MOUT_SW_ACLK400 … #define CLK_MOUT_USER_ACLK300_GSCL … #define CLK_MOUT_SW_ACLK300_GSCL … #define CLK_MOUT_MCLK_CDREX … #define CLK_MOUT_BPLL … #define CLK_MOUT_MX_MSPLL_CCORE … #define CLK_MOUT_EPLL … #define CLK_MOUT_MAU_EPLL … #define CLK_MOUT_USER_MAU_EPLL … #define CLK_MOUT_SCLK_SPLL … #define CLK_MOUT_MX_MSPLL_CCORE_PHY … #define CLK_MOUT_SW_ACLK_G3D … #define CLK_MOUT_APLL … #define CLK_MOUT_MSPLL_CPU … #define CLK_MOUT_KPLL … #define CLK_MOUT_MSPLL_KFC … /* divider clocks */ #define CLK_DOUT_PIXEL … #define CLK_DOUT_ACLK400_WCORE … #define CLK_DOUT_ACLK400_ISP … #define CLK_DOUT_ACLK400_MSCL … #define CLK_DOUT_ACLK200 … #define CLK_DOUT_ACLK200_FSYS2 … #define CLK_DOUT_ACLK100_NOC … #define CLK_DOUT_PCLK200_FSYS … #define CLK_DOUT_ACLK200_FSYS … #define CLK_DOUT_ACLK333_432_GSCL … #define CLK_DOUT_ACLK333_432_ISP … #define CLK_DOUT_ACLK66 … #define CLK_DOUT_ACLK333_432_ISP0 … #define CLK_DOUT_ACLK266 … #define CLK_DOUT_ACLK166 … #define CLK_DOUT_ACLK333 … #define CLK_DOUT_ACLK333_G2D … #define CLK_DOUT_ACLK266_G2D … #define CLK_DOUT_ACLK_G3D … #define CLK_DOUT_ACLK300_JPEG … #define CLK_DOUT_ACLK300_DISP1 … #define CLK_DOUT_ACLK300_GSCL … #define CLK_DOUT_ACLK400_DISP1 … #define CLK_DOUT_PCLK_CDREX … #define CLK_DOUT_SCLK_CDREX … #define CLK_DOUT_ACLK_CDREX1 … #define CLK_DOUT_CCLK_DREX0 … #define CLK_DOUT_CLK2X_PHY0 … #define CLK_DOUT_PCLK_CORE_MEM … #define CLK_FF_DOUT_SPLL2 … #define CLK_DOUT_PCLK_DREX0 … #define CLK_DOUT_PCLK_DREX1 … #endif /* _DT_BINDINGS_CLOCK_EXYNOS_5420_H */
Codebase Browser
linux