/* SPDX-License-Identifier: GPL-2.0 */ /* * Copyright (c) 2014 Samsung Electronics Co., Ltd. * Author: Rahul Sharma <[email protected]> * * Provides Constants for Exynos5260 clocks. */ #ifndef _DT_BINDINGS_CLK_EXYNOS5260_H #define _DT_BINDINGS_CLK_EXYNOS5260_H /* Clock names: <cmu><type><IP> */ /* List Of Clocks For CMU_TOP */ #define TOP_FOUT_DISP_PLL … #define TOP_FOUT_AUD_PLL … #define TOP_MOUT_AUDTOP_PLL_USER … #define TOP_MOUT_AUD_PLL … #define TOP_MOUT_DISP_PLL … #define TOP_MOUT_BUSTOP_PLL_USER … #define TOP_MOUT_MEMTOP_PLL_USER … #define TOP_MOUT_MEDIATOP_PLL_USER … #define TOP_MOUT_DISP_DISP_333 … #define TOP_MOUT_ACLK_DISP_333 … #define TOP_MOUT_DISP_DISP_222 … #define TOP_MOUT_ACLK_DISP_222 … #define TOP_MOUT_DISP_MEDIA_PIXEL … #define TOP_MOUT_FIMD1 … #define TOP_MOUT_SCLK_PERI_SPI0_CLK … #define TOP_MOUT_SCLK_PERI_SPI1_CLK … #define TOP_MOUT_SCLK_PERI_SPI2_CLK … #define TOP_MOUT_SCLK_PERI_UART0_UCLK … #define TOP_MOUT_SCLK_PERI_UART2_UCLK … #define TOP_MOUT_SCLK_PERI_UART1_UCLK … #define TOP_MOUT_BUS4_BUSTOP_100 … #define TOP_MOUT_BUS4_BUSTOP_400 … #define TOP_MOUT_BUS3_BUSTOP_100 … #define TOP_MOUT_BUS3_BUSTOP_400 … #define TOP_MOUT_BUS2_BUSTOP_400 … #define TOP_MOUT_BUS2_BUSTOP_100 … #define TOP_MOUT_BUS1_BUSTOP_100 … #define TOP_MOUT_BUS1_BUSTOP_400 … #define TOP_MOUT_SCLK_FSYS_USB … #define TOP_MOUT_SCLK_FSYS_MMC0_SDCLKIN_A … #define TOP_MOUT_SCLK_FSYS_MMC1_SDCLKIN_A … #define TOP_MOUT_SCLK_FSYS_MMC2_SDCLKIN_A … #define TOP_MOUT_SCLK_FSYS_MMC0_SDCLKIN_B … #define TOP_MOUT_SCLK_FSYS_MMC1_SDCLKIN_B … #define TOP_MOUT_SCLK_FSYS_MMC2_SDCLKIN_B … #define TOP_MOUT_ACLK_ISP1_266 … #define TOP_MOUT_ISP1_MEDIA_266 … #define TOP_MOUT_ACLK_ISP1_400 … #define TOP_MOUT_ISP1_MEDIA_400 … #define TOP_MOUT_SCLK_ISP1_SPI0 … #define TOP_MOUT_SCLK_ISP1_SPI1 … #define TOP_MOUT_SCLK_ISP1_UART … #define TOP_MOUT_SCLK_ISP1_SENSOR2 … #define TOP_MOUT_SCLK_ISP1_SENSOR1 … #define TOP_MOUT_SCLK_ISP1_SENSOR0 … #define TOP_MOUT_ACLK_MFC_333 … #define TOP_MOUT_MFC_BUSTOP_333 … #define TOP_MOUT_ACLK_G2D_333 … #define TOP_MOUT_G2D_BUSTOP_333 … #define TOP_MOUT_ACLK_GSCL_FIMC … #define TOP_MOUT_GSCL_BUSTOP_FIMC … #define TOP_MOUT_ACLK_GSCL_333 … #define TOP_MOUT_GSCL_BUSTOP_333 … #define TOP_MOUT_ACLK_GSCL_400 … #define TOP_MOUT_M2M_MEDIATOP_400 … #define TOP_DOUT_ACLK_MFC_333 … #define TOP_DOUT_ACLK_G2D_333 … #define TOP_DOUT_SCLK_ISP1_SENSOR2_A … #define TOP_DOUT_SCLK_ISP1_SENSOR1_A … #define TOP_DOUT_SCLK_ISP1_SENSOR0_A … #define TOP_DOUT_ACLK_GSCL_FIMC … #define TOP_DOUT_ACLK_GSCL_400 … #define TOP_DOUT_ACLK_GSCL_333 … #define TOP_DOUT_SCLK_ISP1_SPI0_B … #define TOP_DOUT_SCLK_ISP1_SPI0_A … #define TOP_DOUT_ACLK_ISP1_400 … #define TOP_DOUT_ACLK_ISP1_266 … #define TOP_DOUT_SCLK_ISP1_UART … #define TOP_DOUT_SCLK_ISP1_SPI1_B … #define TOP_DOUT_SCLK_ISP1_SPI1_A … #define TOP_DOUT_SCLK_ISP1_SENSOR2_B … #define TOP_DOUT_SCLK_ISP1_SENSOR1_B … #define TOP_DOUT_SCLK_ISP1_SENSOR0_B … #define TOP_DOUTTOP__SCLK_HPM_TARGETCLK … #define TOP_DOUT_SCLK_DISP_PIXEL … #define TOP_DOUT_ACLK_DISP_222 … #define TOP_DOUT_ACLK_DISP_333 … #define TOP_DOUT_ACLK_BUS4_100 … #define TOP_DOUT_ACLK_BUS4_400 … #define TOP_DOUT_ACLK_BUS3_100 … #define TOP_DOUT_ACLK_BUS3_400 … #define TOP_DOUT_ACLK_BUS2_100 … #define TOP_DOUT_ACLK_BUS2_400 … #define TOP_DOUT_ACLK_BUS1_100 … #define TOP_DOUT_ACLK_BUS1_400 … #define TOP_DOUT_SCLK_PERI_SPI1_B … #define TOP_DOUT_SCLK_PERI_SPI1_A … #define TOP_DOUT_SCLK_PERI_SPI0_B … #define TOP_DOUT_SCLK_PERI_SPI0_A … #define TOP_DOUT_SCLK_PERI_UART0 … #define TOP_DOUT_SCLK_PERI_UART2 … #define TOP_DOUT_SCLK_PERI_UART1 … #define TOP_DOUT_SCLK_PERI_SPI2_B … #define TOP_DOUT_SCLK_PERI_SPI2_A … #define TOP_DOUT_ACLK_PERI_AUD … #define TOP_DOUT_ACLK_PERI_66 … #define TOP_DOUT_SCLK_FSYS_MMC0_SDCLKIN_B … #define TOP_DOUT_SCLK_FSYS_MMC0_SDCLKIN_A … #define TOP_DOUT_SCLK_FSYS_USBDRD30_SUSPEND_CLK … #define TOP_DOUT_ACLK_FSYS_200 … #define TOP_DOUT_SCLK_FSYS_MMC2_SDCLKIN_B … #define TOP_DOUT_SCLK_FSYS_MMC2_SDCLKIN_A … #define TOP_DOUT_SCLK_FSYS_MMC1_SDCLKIN_B … #define TOP_DOUT_SCLK_FSYS_MMC1_SDCLKIN_A … #define TOP_SCLK_FIMD1 … #define TOP_SCLK_MMC2 … #define TOP_SCLK_MMC1 … #define TOP_SCLK_MMC0 … #define PHYCLK_DPTX_PHY_CH3_TXD_CLK … #define PHYCLK_DPTX_PHY_CH2_TXD_CLK … #define PHYCLK_DPTX_PHY_CH1_TXD_CLK … #define PHYCLK_DPTX_PHY_CH0_TXD_CLK … #define phyclk_hdmi_phy_tmds_clko … #define PHYCLK_HDMI_PHY_PIXEL_CLKO … #define PHYCLK_HDMI_LINK_O_TMDS_CLKHI … #define PHYCLK_MIPI_DPHY_4L_M_TXBYTECLKHS … #define PHYCLK_DPTX_PHY_O_REF_CLK_24M … #define PHYCLK_DPTX_PHY_CLK_DIV2 … #define PHYCLK_MIPI_DPHY_4L_M_RXCLKESC0 … #define PHYCLK_USBHOST20_PHY_PHYCLOCK … #define PHYCLK_USBHOST20_PHY_FREECLK … #define PHYCLK_USBHOST20_PHY_CLK48MOHCI … #define PHYCLK_USBDRD30_UDRD30_PIPE_PCLK … #define PHYCLK_USBDRD30_UDRD30_PHYCLOCK … /* List Of Clocks For CMU_EGL */ #define EGL_FOUT_EGL_PLL … #define EGL_FOUT_EGL_DPLL … #define EGL_MOUT_EGL_B … #define EGL_MOUT_EGL_PLL … #define EGL_DOUT_EGL_PLL … #define EGL_DOUT_EGL_PCLK_DBG … #define EGL_DOUT_EGL_ATCLK … #define EGL_DOUT_PCLK_EGL … #define EGL_DOUT_ACLK_EGL … #define EGL_DOUT_EGL2 … #define EGL_DOUT_EGL1 … /* List Of Clocks For CMU_KFC */ #define KFC_FOUT_KFC_PLL … #define KFC_MOUT_KFC_PLL … #define KFC_MOUT_KFC … #define KFC_DOUT_KFC_PLL … #define KFC_DOUT_PCLK_KFC … #define KFC_DOUT_ACLK_KFC … #define KFC_DOUT_KFC_PCLK_DBG … #define KFC_DOUT_KFC_ATCLK … #define KFC_DOUT_KFC2 … #define KFC_DOUT_KFC1 … /* List Of Clocks For CMU_MIF */ #define MIF_FOUT_MEM_PLL … #define MIF_FOUT_MEDIA_PLL … #define MIF_FOUT_BUS_PLL … #define MIF_MOUT_CLK2X_PHY … #define MIF_MOUT_MIF_DREX2X … #define MIF_MOUT_CLKM_PHY … #define MIF_MOUT_MIF_DREX … #define MIF_MOUT_MEDIA_PLL … #define MIF_MOUT_BUS_PLL … #define MIF_MOUT_MEM_PLL … #define MIF_DOUT_ACLK_BUS_100 … #define MIF_DOUT_ACLK_BUS_200 … #define MIF_DOUT_ACLK_MIF_466 … #define MIF_DOUT_CLK2X_PHY … #define MIF_DOUT_CLKM_PHY … #define MIF_DOUT_BUS_PLL … #define MIF_DOUT_MEM_PLL … #define MIF_DOUT_MEDIA_PLL … #define MIF_CLK_LPDDR3PHY_WRAP1 … #define MIF_CLK_LPDDR3PHY_WRAP0 … #define MIF_CLK_MONOCNT … #define MIF_CLK_MIF_RTC … #define MIF_CLK_DREX1 … #define MIF_CLK_DREX0 … #define MIF_CLK_INTMEM … #define MIF_SCLK_LPDDR3PHY_WRAP_U1 … #define MIF_SCLK_LPDDR3PHY_WRAP_U0 … /* List Of Clocks For CMU_G3D */ #define G3D_FOUT_G3D_PLL … #define G3D_MOUT_G3D_PLL … #define G3D_DOUT_PCLK_G3D … #define G3D_DOUT_ACLK_G3D … #define G3D_CLK_G3D_HPM … #define G3D_CLK_G3D … /* List Of Clocks For CMU_AUD */ #define AUD_MOUT_SCLK_AUD_PCM … #define AUD_MOUT_SCLK_AUD_I2S … #define AUD_MOUT_AUD_PLL_USER … #define AUD_DOUT_ACLK_AUD_131 … #define AUD_DOUT_SCLK_AUD_UART … #define AUD_DOUT_SCLK_AUD_PCM … #define AUD_DOUT_SCLK_AUD_I2S … #define AUD_CLK_AUD_UART … #define AUD_CLK_PCM … #define AUD_CLK_I2S … #define AUD_CLK_DMAC … #define AUD_CLK_SRAMC … #define AUD_SCLK_AUD_UART … #define AUD_SCLK_PCM … #define AUD_SCLK_I2S … /* List Of Clocks For CMU_MFC */ #define MFC_MOUT_ACLK_MFC_333_USER … #define MFC_DOUT_PCLK_MFC_83 … #define MFC_CLK_MFC … #define MFC_CLK_SMMU2_MFCM1 … #define MFC_CLK_SMMU2_MFCM0 … /* List Of Clocks For CMU_GSCL */ #define GSCL_MOUT_ACLK_CSIS … #define GSCL_MOUT_ACLK_GSCL_FIMC_USER … #define GSCL_MOUT_ACLK_M2M_400_USER … #define GSCL_MOUT_ACLK_GSCL_333_USER … #define GSCL_DOUT_ACLK_CSIS_200 … #define GSCL_DOUT_PCLK_M2M_100 … #define GSCL_CLK_PIXEL_GSCL1 … #define GSCL_CLK_PIXEL_GSCL0 … #define GSCL_CLK_MSCL1 … #define GSCL_CLK_MSCL0 … #define GSCL_CLK_GSCL1 … #define GSCL_CLK_GSCL0 … #define GSCL_CLK_FIMC_LITE_D … #define GSCL_CLK_FIMC_LITE_B … #define GSCL_CLK_FIMC_LITE_A … #define GSCL_CLK_CSIS1 … #define GSCL_CLK_CSIS0 … #define GSCL_CLK_SMMU3_LITE_D … #define GSCL_CLK_SMMU3_LITE_B … #define GSCL_CLK_SMMU3_LITE_A … #define GSCL_CLK_SMMU3_GSCL0 … #define GSCL_CLK_SMMU3_GSCL1 … #define GSCL_CLK_SMMU3_MSCL0 … #define GSCL_CLK_SMMU3_MSCL1 … #define GSCL_SCLK_CSIS1_WRAP … #define GSCL_SCLK_CSIS0_WRAP … /* List Of Clocks For CMU_FSYS */ #define FSYS_MOUT_PHYCLK_USBHOST20_PHYCLK_USER … #define FSYS_MOUT_PHYCLK_USBHOST20_FREECLK_USER … #define FSYS_MOUT_PHYCLK_USBHOST20_CLK48MOHCI_USER … #define FSYS_MOUT_PHYCLK_USBDRD30_PIPE_PCLK_USER … #define FSYS_MOUT_PHYCLK_USBDRD30_PHYCLOCK_USER … #define FSYS_CLK_TSI … #define FSYS_CLK_USBLINK … #define FSYS_CLK_USBHOST20 … #define FSYS_CLK_USBDRD30 … #define FSYS_CLK_SROMC … #define FSYS_CLK_PDMA … #define FSYS_CLK_MMC2 … #define FSYS_CLK_MMC1 … #define FSYS_CLK_MMC0 … #define FSYS_CLK_RTIC … #define FSYS_CLK_SMMU_RTIC … #define FSYS_PHYCLK_USBDRD30 … #define FSYS_PHYCLK_USBHOST20 … /* List Of Clocks For CMU_PERI */ #define PERI_MOUT_SCLK_SPDIF … #define PERI_MOUT_SCLK_I2SCOD … #define PERI_MOUT_SCLK_PCM … #define PERI_DOUT_I2S … #define PERI_DOUT_PCM … #define PERI_CLK_WDT_KFC … #define PERI_CLK_WDT_EGL … #define PERI_CLK_HSIC3 … #define PERI_CLK_HSIC2 … #define PERI_CLK_HSIC1 … #define PERI_CLK_HSIC0 … #define PERI_CLK_PCM … #define PERI_CLK_MCT … #define PERI_CLK_I2S … #define PERI_CLK_I2CHDMI … #define PERI_CLK_I2C7 … #define PERI_CLK_I2C6 … #define PERI_CLK_I2C5 … #define PERI_CLK_I2C4 … #define PERI_CLK_I2C9 … #define PERI_CLK_I2C8 … #define PERI_CLK_I2C11 … #define PERI_CLK_I2C10 … #define PERI_CLK_HDMICEC … #define PERI_CLK_EFUSE_WRITER … #define PERI_CLK_ABB … #define PERI_CLK_UART2 … #define PERI_CLK_UART1 … #define PERI_CLK_UART0 … #define PERI_CLK_ADC … #define PERI_CLK_TMU4 … #define PERI_CLK_TMU3 … #define PERI_CLK_TMU2 … #define PERI_CLK_TMU1 … #define PERI_CLK_TMU0 … #define PERI_CLK_SPI2 … #define PERI_CLK_SPI1 … #define PERI_CLK_SPI0 … #define PERI_CLK_SPDIF … #define PERI_CLK_PWM … #define PERI_CLK_UART4 … #define PERI_CLK_CHIPID … #define PERI_CLK_PROVKEY0 … #define PERI_CLK_PROVKEY1 … #define PERI_CLK_SECKEY … #define PERI_CLK_TOP_RTC … #define PERI_CLK_TZPC10 … #define PERI_CLK_TZPC9 … #define PERI_CLK_TZPC8 … #define PERI_CLK_TZPC7 … #define PERI_CLK_TZPC6 … #define PERI_CLK_TZPC5 … #define PERI_CLK_TZPC4 … #define PERI_CLK_TZPC3 … #define PERI_CLK_TZPC2 … #define PERI_CLK_TZPC1 … #define PERI_CLK_TZPC0 … #define PERI_SCLK_UART2 … #define PERI_SCLK_UART1 … #define PERI_SCLK_UART0 … #define PERI_SCLK_SPI2 … #define PERI_SCLK_SPI1 … #define PERI_SCLK_SPI0 … #define PERI_SCLK_SPDIF … #define PERI_SCLK_I2S … #define PERI_SCLK_PCM1 … /* List Of Clocks For CMU_DISP */ #define DISP_MOUT_SCLK_HDMI_SPDIF … #define DISP_MOUT_SCLK_HDMI_PIXEL … #define DISP_MOUT_PHYCLK_MIPI_DPHY_4LMRXCLK_ESC0_USER … #define DISP_MOUT_PHYCLK_HDMI_PHY_TMDS_CLKO_USER … #define DISP_MOUT_PHYCLK_HDMI_PHY_REF_CLKO_USER … #define DISP_MOUT_HDMI_PHY_PIXEL … #define DISP_MOUT_PHYCLK_HDMI_LINK_O_TMDS_CLKHI_USER … #define DISP_MOUT_PHYCLK_MIPI_DPHY_4L_M_TXBYTE_CLKHS … #define DISP_MOUT_PHYCLK_DPTX_PHY_O_REF_CLK_24M_USER … #define DISP_MOUT_PHYCLK_DPTX_PHY_CLK_DIV2_USER … #define DISP_MOUT_PHYCLK_DPTX_PHY_CH3_TXD_CLK_USER … #define DISP_MOUT_PHYCLK_DPTX_PHY_CH2_TXD_CLK_USER … #define DISP_MOUT_PHYCLK_DPTX_PHY_CH1_TXD_CLK_USER … #define DISP_MOUT_PHYCLK_DPTX_PHY_CH0_TXD_CLK_USER … #define DISP_MOUT_ACLK_DISP_222_USER … #define DISP_MOUT_SCLK_DISP_PIXEL_USER … #define DISP_MOUT_ACLK_DISP_333_USER … #define DISP_DOUT_SCLK_HDMI_PHY_PIXEL_CLKI … #define DISP_DOUT_SCLK_FIMD1_EXTCLKPLL … #define DISP_DOUT_PCLK_DISP_111 … #define DISP_CLK_SMMU_TV … #define DISP_CLK_SMMU_FIMD1M1 … #define DISP_CLK_SMMU_FIMD1M0 … #define DISP_CLK_PIXEL_MIXER … #define DISP_CLK_PIXEL_DISP … #define DISP_CLK_MIXER … #define DISP_CLK_MIPIPHY … #define DISP_CLK_HDMIPHY … #define DISP_CLK_HDMI … #define DISP_CLK_FIMD1 … #define DISP_CLK_DSIM1 … #define DISP_CLK_DPPHY … #define DISP_CLK_DP … #define DISP_SCLK_PIXEL … #define DISP_MOUT_HDMI_PHY_PIXEL_USER … /* List Of Clocks For CMU_G2D */ #define G2D_MOUT_ACLK_G2D_333_USER … #define G2D_DOUT_PCLK_G2D_83 … #define G2D_CLK_SMMU3_JPEG … #define G2D_CLK_MDMA … #define G2D_CLK_JPEG … #define G2D_CLK_G2D … #define G2D_CLK_SSS … #define G2D_CLK_SLIM_SSS … #define G2D_CLK_SMMU_SLIM_SSS … #define G2D_CLK_SMMU_SSS … #define G2D_CLK_SMMU_MDMA … #define G2D_CLK_SMMU3_G2D … /* List Of Clocks For CMU_ISP */ #define ISP_MOUT_ISP_400_USER … #define ISP_MOUT_ISP_266_USER … #define ISP_DOUT_SCLK_MPWM … #define ISP_DOUT_CA5_PCLKDBG … #define ISP_DOUT_CA5_ATCLKIN … #define ISP_DOUT_PCLK_ISP_133 … #define ISP_DOUT_PCLK_ISP_66 … #define ISP_CLK_GIC … #define ISP_CLK_WDT … #define ISP_CLK_UART … #define ISP_CLK_SPI1 … #define ISP_CLK_SPI0 … #define ISP_CLK_SMMU_SCALERP … #define ISP_CLK_SMMU_SCALERC … #define ISP_CLK_SMMU_ISPCX … #define ISP_CLK_SMMU_ISP … #define ISP_CLK_SMMU_FD … #define ISP_CLK_SMMU_DRC … #define ISP_CLK_PWM … #define ISP_CLK_MTCADC … #define ISP_CLK_MPWM … #define ISP_CLK_MCUCTL … #define ISP_CLK_I2C1 … #define ISP_CLK_I2C0 … #define ISP_CLK_FIMC_SCALERP … #define ISP_CLK_FIMC_SCALERC … #define ISP_CLK_FIMC … #define ISP_CLK_FIMC_FD … #define ISP_CLK_FIMC_DRC … #define ISP_CLK_CA5 … #define ISP_SCLK_SPI0_EXT … #define ISP_SCLK_SPI1_EXT … #define ISP_SCLK_UART_EXT … #endif
Codebase Browser
linux