/* SPDX-License-Identifier: (GPL-2.0-only OR BSD-2-Clause) */ /* * Copyright (c) 2021 Dávid Virág * * Device Tree binding constants for Exynos7885 clock controller. */ #ifndef _DT_BINDINGS_CLOCK_EXYNOS_7885_H #define _DT_BINDINGS_CLOCK_EXYNOS_7885_H /* CMU_TOP */ #define CLK_FOUT_SHARED0_PLL … #define CLK_FOUT_SHARED1_PLL … #define CLK_DOUT_SHARED0_DIV2 … #define CLK_DOUT_SHARED0_DIV3 … #define CLK_DOUT_SHARED0_DIV4 … #define CLK_DOUT_SHARED0_DIV5 … #define CLK_DOUT_SHARED1_DIV2 … #define CLK_DOUT_SHARED1_DIV3 … #define CLK_DOUT_SHARED1_DIV4 … #define CLK_MOUT_CORE_BUS … #define CLK_MOUT_CORE_CCI … #define CLK_MOUT_CORE_G3D … #define CLK_DOUT_CORE_BUS … #define CLK_DOUT_CORE_CCI … #define CLK_DOUT_CORE_G3D … #define CLK_GOUT_CORE_BUS … #define CLK_GOUT_CORE_CCI … #define CLK_GOUT_CORE_G3D … #define CLK_MOUT_PERI_BUS … #define CLK_MOUT_PERI_SPI0 … #define CLK_MOUT_PERI_SPI1 … #define CLK_MOUT_PERI_UART0 … #define CLK_MOUT_PERI_UART1 … #define CLK_MOUT_PERI_UART2 … #define CLK_MOUT_PERI_USI0 … #define CLK_MOUT_PERI_USI1 … #define CLK_MOUT_PERI_USI2 … #define CLK_DOUT_PERI_BUS … #define CLK_DOUT_PERI_SPI0 … #define CLK_DOUT_PERI_SPI1 … #define CLK_DOUT_PERI_UART0 … #define CLK_DOUT_PERI_UART1 … #define CLK_DOUT_PERI_UART2 … #define CLK_DOUT_PERI_USI0 … #define CLK_DOUT_PERI_USI1 … #define CLK_DOUT_PERI_USI2 … #define CLK_GOUT_PERI_BUS … #define CLK_GOUT_PERI_SPI0 … #define CLK_GOUT_PERI_SPI1 … #define CLK_GOUT_PERI_UART0 … #define CLK_GOUT_PERI_UART1 … #define CLK_GOUT_PERI_UART2 … #define CLK_GOUT_PERI_USI0 … #define CLK_GOUT_PERI_USI1 … #define CLK_GOUT_PERI_USI2 … #define CLK_MOUT_FSYS_BUS … #define CLK_MOUT_FSYS_MMC_CARD … #define CLK_MOUT_FSYS_MMC_EMBD … #define CLK_MOUT_FSYS_MMC_SDIO … #define CLK_MOUT_FSYS_USB30DRD … #define CLK_DOUT_FSYS_BUS … #define CLK_DOUT_FSYS_MMC_CARD … #define CLK_DOUT_FSYS_MMC_EMBD … #define CLK_DOUT_FSYS_MMC_SDIO … #define CLK_DOUT_FSYS_USB30DRD … #define CLK_GOUT_FSYS_BUS … #define CLK_GOUT_FSYS_MMC_CARD … #define CLK_GOUT_FSYS_MMC_EMBD … #define CLK_GOUT_FSYS_MMC_SDIO … #define CLK_GOUT_FSYS_USB30DRD … /* CMU_CORE */ #define CLK_MOUT_CORE_BUS_USER … #define CLK_MOUT_CORE_CCI_USER … #define CLK_MOUT_CORE_G3D_USER … #define CLK_MOUT_CORE_GIC … #define CLK_DOUT_CORE_BUSP … #define CLK_GOUT_CCI_ACLK … #define CLK_GOUT_GIC400_CLK … #define CLK_GOUT_TREX_D_CORE_ACLK … #define CLK_GOUT_TREX_D_CORE_GCLK … #define CLK_GOUT_TREX_D_CORE_PCLK … #define CLK_GOUT_TREX_P_CORE_ACLK_P_CORE … #define CLK_GOUT_TREX_P_CORE_CCLK_P_CORE … #define CLK_GOUT_TREX_P_CORE_PCLK … #define CLK_GOUT_TREX_P_CORE_PCLK_P_CORE … /* CMU_PERI */ #define CLK_MOUT_PERI_BUS_USER … #define CLK_MOUT_PERI_SPI0_USER … #define CLK_MOUT_PERI_SPI1_USER … #define CLK_MOUT_PERI_UART0_USER … #define CLK_MOUT_PERI_UART1_USER … #define CLK_MOUT_PERI_UART2_USER … #define CLK_MOUT_PERI_USI0_USER … #define CLK_MOUT_PERI_USI1_USER … #define CLK_MOUT_PERI_USI2_USER … #define CLK_GOUT_GPIO_TOP_PCLK … #define CLK_GOUT_HSI2C0_PCLK … #define CLK_GOUT_HSI2C1_PCLK … #define CLK_GOUT_HSI2C2_PCLK … #define CLK_GOUT_HSI2C3_PCLK … #define CLK_GOUT_I2C0_PCLK … #define CLK_GOUT_I2C1_PCLK … #define CLK_GOUT_I2C2_PCLK … #define CLK_GOUT_I2C3_PCLK … #define CLK_GOUT_I2C4_PCLK … #define CLK_GOUT_I2C5_PCLK … #define CLK_GOUT_I2C6_PCLK … #define CLK_GOUT_I2C7_PCLK … #define CLK_GOUT_PWM_MOTOR_PCLK … #define CLK_GOUT_SPI0_PCLK … #define CLK_GOUT_SPI0_EXT_CLK … #define CLK_GOUT_SPI1_PCLK … #define CLK_GOUT_SPI1_EXT_CLK … #define CLK_GOUT_UART0_EXT_UCLK … #define CLK_GOUT_UART0_PCLK … #define CLK_GOUT_UART1_EXT_UCLK … #define CLK_GOUT_UART1_PCLK … #define CLK_GOUT_UART2_EXT_UCLK … #define CLK_GOUT_UART2_PCLK … #define CLK_GOUT_USI0_PCLK … #define CLK_GOUT_USI0_SCLK … #define CLK_GOUT_USI1_PCLK … #define CLK_GOUT_USI1_SCLK … #define CLK_GOUT_USI2_PCLK … #define CLK_GOUT_USI2_SCLK … #define CLK_GOUT_MCT_PCLK … #define CLK_GOUT_SYSREG_PERI_PCLK … #define CLK_GOUT_WDT0_PCLK … #define CLK_GOUT_WDT1_PCLK … /* CMU_FSYS */ #define CLK_MOUT_FSYS_BUS_USER … #define CLK_MOUT_FSYS_MMC_CARD_USER … #define CLK_MOUT_FSYS_MMC_EMBD_USER … #define CLK_MOUT_FSYS_MMC_SDIO_USER … #define CLK_MOUT_FSYS_USB30DRD_USER … #define CLK_GOUT_MMC_CARD_ACLK … #define CLK_GOUT_MMC_CARD_SDCLKIN … #define CLK_GOUT_MMC_EMBD_ACLK … #define CLK_GOUT_MMC_EMBD_SDCLKIN … #define CLK_GOUT_MMC_SDIO_ACLK … #define CLK_GOUT_MMC_SDIO_SDCLKIN … #endif /* _DT_BINDINGS_CLOCK_EXYNOS_7885_H */
Codebase Browser
linux